LSI qui intègre sur une seule puce les fonctions nécessaires à un système : CPU, GPU, contrôleur mémoire, communications, etc. Le cœur des smartphones en est un exemple typique.
Nom japonais: SoC(システムオンチップ)
« SoC (système sur puce) » apparaît dans 19 questions d'entraînement réparties sur 9 thèmes, dont Gestion de l'énergie, Flot de conception de circuits intégrés et EDA, Industrie et marché des semi-conducteurs.
Un système sur puce (SoC) de smartphone typique contient plusieurs cœurs de CPU, un GPU, souvent une unité de traitement neuronal (NPU) et un processeur de signal d'image, des caches SRAM intégrés, un contrôleur mémoire avec son interface DRAM, des interfaces d'affichage et de caméra, des E/S haut débit, des blocs de sécurité et une logique de gestion de l'alimentation, et dans certaines conceptions un modem cellulaire. La DRAM principale reste normalement sur des puces séparées, souvent empilées sur le boîtier du SoC. Les blocs internes communiquent par une interconnexion sur puce ; la famille AMBA AXI d'Arm, dont AXI4-Lite pour l'accès aux registres et AXI4-Stream pour les flux de données, est une norme largement utilisée qui permet de connecter des IP de fournisseurs différents.
Les signaux qui restent sur une même puce évitent les broches du boîtier, les pistes de la carte et les gros amplificateurs de sortie nécessaires pour les commuter : un SoC est donc plus petit, plus rapide et moins gourmand en énergie que les mêmes fonctions réparties sur plusieurs puces, et la carte nécessite moins de composants. Les inconvénients sont toutefois réels. Les grandes puces ont un rendement plus faible, car chaque défaut condamne une plus grande surface ; la puce ne peut pas dépasser le champ de lithographie d'environ 26 mm sur 33 mm ; et les fonctions qui exigent des procédés différents, comme la DRAM, l'analogique ou la RF, sont difficiles à réaliser de façon optimale sur le même procédé logique.
Comme les blocs diffèrent par leurs besoins en vitesse et leur activité, un SoC est divisé en domaines d'alimentation. Chacun peut fonctionner à sa propre tension et fréquence grâce à l'ajustement dynamique de tension et de fréquence (DVFS) ou être complètement éteint, tandis qu'un petit domaine toujours actif gère le réveil. Les signaux qui traversent les domaines nécessitent des translateurs de niveau et des cellules d'isolation. Un circuit intégré de gestion de l'alimentation (PMIC) externe génère, sous le contrôle du SoC, les nombreux rails d'alimentation à partir de la batterie. Pour la sécurité, des mécanismes comme Arm TrustZone marquent chaque accès au bus comme sécurisé ou normal, créant un environnement protégé au sein de la même puce.
Un SoC place le système sur une seule puce. Un système en boîtier (SiP) place au contraire plusieurs puces et composants passifs dans un même boîtier, ce qui permet de combiner facilement des puces fabriquées dans des procédés différents et de réutiliser des composants existants, au prix d'une certaine perte de densité d'interconnexion et de consommation. Les conceptions à chiplets découpent ce qui serait un très grand SoC en plusieurs puces reliées à haute densité dans un boîtier avancé, ce qui améliore le rendement et permet des systèmes plus grands qu'un champ de réticule. De nombreuses entreprises qui conçoivent des SoC sont fabless et les font fabriquer par des fonderies.
Réponse : C. NPU (unité de traitement neuronal)
Le NPU est un circuit dédié qui traite massivement en parallèle, en basse précision comme les entiers de 8 bits ou moins, les multiplications-accumulations qui constituent l'essentiel du calcul des réseaux de neurones. Ses performances par watt dépassent d'au moins un ordre de grandeur celles d'un processeur généraliste, ce qui permet de traiter dans le smartphone la retouche photo, la reconnaissance vocale ou la traduction. Ses performances s'expriment en TOPS (billions d'opérations par seconde), et son intégration s'étend aux SoC pour PC.
Réponse : A. Émulation et prototypage sur FPGA
La simulation logique logicielle devient si lente pour les grands circuits qu'une seconde de fonctionnement peut demander plusieurs jours. Implanter le circuit dans un émulateur ou un FPGA accélère la vérification de plusieurs ordres de grandeur et permet de développer et vérifier le logiciel avant la disponibilité de la puce, en exécutant un vrai système d'exploitation et de vraies applications. L'émulateur facilite l'observation des signaux internes, tandis que le prototype FPGA est plus rapide.
Un SoC intègre les fonctions du système sur une seule puce de silicium, tandis qu'un SiP réunit plusieurs puces et composants distincts dans un même boîtier. Les SoC offrent la plus faible consommation et la plus faible latence ; les SiP permettent plus facilement de combiner des puces issues de procédés différents.
Au sens large, oui, puisqu'un microcontrôleur intègre sur une seule puce un CPU, de la flash, de la SRAM et des périphériques. Le terme SoC est cependant généralement réservé aux processeurs d'application plus importants qui font tourner un système d'exploitation complet avec de la DRAM externe.
La DRAM standard utilise un procédé spécialisé, optimisé pour des cellules à condensateur denses, incompatible avec un procédé logique haute performance. Les smartphones empilent donc des puces DRAM séparées sur le boîtier du SoC ou les placent à côté.
Ses performances s'expriment en TOPS (billions d'opérations par seconde), et son intégration s'étend aux SoC pour PC.
Quel circuit dédié, intégré notamment aux SoC de smartphone…Les SoC embarquent de nombreux circuits dédiés pour la vidéo, l'image, l'audio, l'IA, etc.
Pourquoi le SoC d'un smartphone effectue-t-il la lecture vi…Cette technique sert notamment dans les SoC de smartphones pour conserver le contenu des caches pendant la mise en veille.
Quelle description de la « tension de rétention des données…C'est pourquoi les SoC actuels comportent de nombreux accélérateurs.
Comment appelle-t-on le problème selon lequel les contraint…Assembler des composants vérifiés réduit le délai et les risques de développement des grands SoC.
Quelle est la signification correcte d'« IP (cœur IP) » en …GPU Inférence NPU (unité de traitement neuronal) Fabless OSAT TOPS FPGA Prédiction de branchement Ordonnancement des instructions AXI