Qu'est-ce que OCV (variation sur puce) ?

Variation des retards des transistors et des interconnexions d'un endroit à l'autre d'une même puce. La STA applique des facteurs distincts aux chemins de lancement et de capture (par exemple 1,1× et 0,9×) pour analyser la combinaison la plus pessimiste.

Nom japonais: OCV(オンチップばらつき)

« OCV (variation sur puce) » apparaît dans 3 questions d'entraînement réparties sur 2 thèmes, dont Analyse temporelle et CDC, Flot de conception de circuits intégrés et EDA.

Domaine: Analyse temporelle et CDC

S'entraîner : questions sur OCV (variation sur puce)

Pour le derating OCV, en analyse de setup, on multiplie par 1,1 les délais du chemin d'horloge d'émission et du chemin de données, et par 0,9 celui du chemin d'horloge de réception. Avec un chemin d'horloge d'émission de 1,0 ns, un chemin de données (horloge-sortie compris) de 1,5 ns, un chemin d'horloge de réception de 1,0 ns (sans partie commune), une période de 3,0 ns et un temps d'établissement de 0,1 ns, quelle est la marge de setup ?

  1. A1,05 ns
  2. B1,40 ns
  3. C1,25 ns
Afficher la réponse et l'explication

Réponse : A. 1,05 ns

Le derating OCV tient compte du fait que les délais varient selon l'emplacement, même au sein d'une même puce, et suppose pour le setup la combinaison la plus défavorable (émission lente, horloge de réception rapide). L'instant d'arrivée est 1,1 × (1,0 + 1,5) = 2,75 ns et l'instant requis 3,0 + 0,9 × 1,0 − 0,1 = 3,8 ns, d'où une marge de 1,05 ns. 1,40 ns est la valeur sans derating, et 1,25 ns celle obtenue en appliquant le coefficient au seul chemin de données. En analyse de hold, les coefficients sont appliqués en sens inverse.

En STA avec derating OCV, lorsque les chemins d'horloge d'émission et de réception sont communs sur une partie de leur parcours, quelle description du CRPR (suppression du pessimisme du chemin commun) est correcte ?

  1. AIl recalcule les instants d'arrivée de l'horloge en considérant nul le délai de la partie commune
  2. BIl supprime le pessimisme excédentaire et irréaliste dû à l'application séparée d'une valeur lente et d'une valeur rapide à la partie commune
  3. CIl applique à la partie commune un coefficient de derating encore plus grand pour se placer du côté de la sécurité
Afficher la réponse et l'explication

Réponse : B. Il supprime le pessimisme excédentaire et irréaliste dû à l'application séparée d'une valeur lente et d'une valeur rapide à la partie commune

Avec l'OCV, on estime le chemin d'horloge d'émission comme lent et celui de réception comme rapide ; mais la partie commune, de la racine jusqu'au point de branchement, est physiquement constituée des mêmes buffers et des mêmes interconnexions, et ne peut pas être à la fois lente et rapide au cours d'un même front. Si la partie commune a un délai de 1,0 ns et des coefficients de 1,1 et 0,9, l'écart entre 1,1 ns et 0,9 ns, soit 0,2 ns, constitue un pessimisme excédentaire. Le CRPR restitue cet écart à la marge et rapproche le résultat de la réalité. Il ne s'agit pas de considérer nul le délai de la partie commune, et augmenter le coefficient serait l'opération inverse.

« OCV (variation sur puce) » dans les explications

Questions mentionnant « OCV (variation sur puce) » (3)

  1. Pour le derating OCV, en analyse de setup, on multiplie par 1,1 les délais du chemin d'horloge d'émission et du chemin de données, et par 0,9 celui du chemin d'horloge de réception. Avec un chemin d'horloge d'émission de 1,0 ns, un chemin de données (horloge-sortie compris) de 1,5 ns, un chemin d'horloge de réception de 1,0 ns (sans partie commune), une période de 3,0 ns et un temps d'établissement de 0,1 ns, quelle est la marge de setup ?
  2. En STA avec derating OCV, lorsque les chemins d'horloge d'émission et de réception sont communs sur une partie de leur parcours, quelle description du CRPR (suppression du pessimisme du chemin commun) est correcte ?
  3. En analyse temporelle statique, comment appelle-t-on la technique qui applique des coefficients aux délais pour prendre une marge tenant compte de la variation, selon l'emplacement sur une même puce, des délais des transistors et interconnexions ?

Termes associés

Déclassement (derating) STA (analyse temporelle statique) Temps d'établissement (setup time) CRPR (suppression du pessimisme de reconvergence d'horloge) Tension de seuil Chemin critique Chemin multicycle Domaine d'horloge Faux chemin (false path) FIFO asynchrone

Retour au glossaire