Film métallique mince entourant les interconnexions en cuivre pour empêcher la diffusion du cuivre dans l'isolant ou le silicium. Par exemple Ta ou TaN.
Nom japonais: バリアメタル
« Barrière métallique » apparaît dans 4 questions d'entraînement réparties sur 2 thèmes, dont Procédés d'interconnexion, CMP et nettoyage.
Domaine: Procédés d'interconnexion
Le cuivre est un excellent conducteur, mais il diffuse facilement dans le dioxyde de silicium, les diélectriques low-k et le silicium. Dans le silicium, il forme des pièges à niveaux profonds qui augmentent les fuites de jonction et dégradent les transistors ; dans le diélectrique entre les fils, il dégrade l'isolation et la fiabilité à long terme. Les lignes de cuivre sont donc revêtues sur leurs flancs et leur fond de quelques nanomètres de métal barrière, typiquement une bicouche nitrure de tantale/tantale (TaN/Ta), et recouvertes sur le dessus d'un film diélectrique. La barrière améliore aussi l'adhérence du cuivre au diélectrique et aide à contrôler la texture des grains de cuivre, ce qui favorise la résistance à l'électromigration.
Le cuivre est difficile à structurer par gravure sèche : les interconnexions en cuivre utilisent donc l'approche damascène. Des tranchées et des vias sont gravés dans le diélectrique, le métal barrière et une fine couche d'amorce en cuivre sont déposés, puis les ouvertures sont remplies par dépôt électrolytique de cuivre. Le polissage mécano-chimique (CMP) retire ensuite l'excédent. Le cuivre et la barrière exigeant des conditions différentes, le CMP est divisé en étapes : une étape rapide qui retire le cuivre massif, une étape plus douce de dégagement du cuivre et une étape finale qui retire la barrière et un peu de diélectrique, chacune avec sa propre slurry.
Les métaux barrières sont bien plus résistifs que le cuivre, et une couche d'environ 2 à 3 nm ne peut guère être amincie sans perdre son pouvoir bloquant. Dans les lignes larges, cela compte peu, mais dans un via de 20 nm la barrière occupe une part importante de la section, laissant moins de place au cuivre. La barrière au fond du via se trouve aussi directement en série sur le chemin du courant. Les résistances de via et de ligne augmentent donc fortement avec la miniaturisation. Les réponses comprennent des barrières plus minces et plus conformes déposées par dépôt de couches atomiques (ALD), le retrait de la barrière au fond des vias, et des métaux alternatifs nécessitant peu ou pas de barrière.
Les couches barrières ne sont pas propres au cuivre. Dans les interconnexions en aluminium, une barrière en nitrure de titane (TiN) empêchait l'interdiffusion de l'aluminium et du silicium et la formation de pointes (spiking) à travers les jonctions peu profondes. Dans les contacts en tungstène, un empilement Ti/TiN tapisse le trou : le titane réduit la résistance de contact en réagissant avec le silicium pour former un siliciure, et le TiN sert de couche d'adhérence et de protection lors du dépôt de tungstène à partir d'hexafluorure de tungstène. Le point commun est un mince métal réfractaire ou nitrure métallique qui sépare deux matériaux devant être en contact électrique sans se mélanger.
Réponse : B. Empêcher la diffusion du Cu dans l'isolant et le silicium
Le Cu diffuse facilement dans les isolants et le silicium ; dans le silicium, il crée des niveaux profonds qui provoquent des fuites et une dégradation des caractéristiques des transistors, et dans l'isolant, il dégrade l'isolation entre interconnexions. On entoure donc les flancs et le fond des interconnexions en Cu d'une barrière métallique Ta/TaN (quelques nm) et on recouvre le dessus d'un film de capping diélectrique pour empêcher la diffusion. La barrière métallique améliore aussi l'adhérence à l'isolant et contribue à orienter les cristaux de Cu.
Le tantale et le nitrure de tantale bloquent la diffusion du cuivre même avec seulement quelques nanomètres d'épaisseur, adhèrent bien aux diélectriques et offrent une bonne surface pour le dépôt de la couche d'amorce en cuivre. Dans une bicouche typique, le TaN est placé contre le diélectrique et le Ta contre le cuivre.
Le cuivre forme dans le silicium des pièges à niveaux profonds qui augmentent le courant de fuite et dégradent les caractéristiques des transistors. Dans les diélectriques d'interconnexion, il peut aussi provoquer des fuites et le claquage de l'isolation entre les fils.
La barrière est bien plus résistive que le cuivre et ne peut pas être amincie proportionnellement au via : elle occupe donc une part plus grande de la section d'un petit via et se trouve en série au fond de celui-ci.
On entoure donc les flancs et le fond des interconnexions en Cu d'une barrière métallique Ta/TaN (quelques nm) et on recouvre le dessus d'un film de capping diélectrique pour empêcher la diffusion.
Quel est le principal objectif d'une barrière métallique en…Pour les interconnexions en Cu, on polit successivement le Cu épais hors des tranchées (quelques centaines de nm à 1 µm), la barrière métallique de quelques nm en dessous (Ta/TaN, etc.), puis l'isolant sous-jacent.
Pourquoi le CMP des interconnexions en Cu est-il généraleme…Lorsque les vias s'amincissent, leur section diminue et leur résistance augmente ; de plus, la barrière métallique résistive (2 à 3 nm d'épaisseur) qui empêche la diffusion du Cu ne peut guère être amincie, si bien que dans un via de 20 nm de diamètre, la barrière occupe une part considérable de la section.
Quelle est la principale raison pour laquelle la résistance…Comme il devient moins nécessaire de déposer séparément une barrière métallique épaisse, la part de Cu peu résistif augmente dans les interconnexions et vias fins ; c'est l'une des techniques dont le développement a été mené par des groupes de recherche japonais.
Quelle technique consiste à déposer un alliage de Cu conten…Stiction (adhérence) CMP Interconnexions multicouches Via RIE (gravure ionique réactive) ALD Recuit Couche d'amorçage (seed layer) Alimentation par la face arrière (backside power delivery) Chute IR (IR drop)