Outil qui examine des descriptions HDL, etc., selon des règles et sans simulation, pour détecter les écritures à risque comme les incohérences de largeur de bits ou les latchs involontaires.
Nom japonais: Lint
« Lint » apparaît dans 2 questions d'entraînement réparties sur 1 thèmes, dont HDL et vérification.
Domaine: HDL et vérification
Réponse : C. Examiner la description sans simulation pour détecter des problèmes comme les incohérences de largeur, les verrous non voulus ou les écritures non synthétisables
Les outils de lint examinent statiquement la description HDL au regard de règles et signalent les écritures syntaxiquement correctes mais susceptibles de poser problème : affectation entre signaux de largeurs différentes, oubli dans la liste de sensibilité, inférence de verrous, mélange d'affectations bloquantes et non bloquantes, mauvaise gestion des horloges, etc. Exécutables sans écrire de tests, ils réduisent l'effort de vérification ultérieur lorsqu'ils sont utilisés dès les premières phases de conception.
Les outils de lint examinent statiquement la description HDL au regard de règles et signalent les écritures syntaxiquement correctes mais susceptibles de poser problème : affectation entre signaux de largeurs différentes, oubli dans la liste de sensibilité, inférence de verrous, mélange d'affectations bloquantes et non bloquantes, mauvaise gestion des horloges, etc.
Quel est le rôle des outils de lint utilisés en vérificatio…Verilog ne signale pas d'erreur sur l'affectation de signaux de largeurs différentes et se contente de tronquer ou d'étendre ; un outil de lint est utile pour détecter ces incohérences.
En Verilog, on additionne les signaux a et b de 8 bits et l…Liste de sensibilité Inférence Verilog Affectation bloquante Affectation non bloquante Banc de test (testbench) Boucle combinatoire Codage one-hot Instruction generate Langage de description matérielle