Français
Menu

Qu'est-ce que Registre à décalage ?

Circuit de bascules en série qui décale les données d'un bit à chaque coup d'horloge. Utilisé pour la conversion série-parallèle et les chaînes de scan.

Nom japonais: シフトレジスタ

« Registre à décalage » apparaît dans 4 questions d'entraînement réparties sur 2 thèmes, dont Circuits logiques, HDL et vérification.

Domaine: Circuits logiques

S'entraîner : questions sur Registre à décalage

Quelle est l'utilisation typique du registre à décalage, qui enchaîne des bascules en série et déplace les données d'un bit vers la voisine à chaque cycle d'horloge ?

  1. ALe redressement du courant alternatif
  2. BL'oscillation
  3. CLa conversion entre données série et données parallèles
Afficher la réponse et l'explication

Réponse : C. La conversion entre données série et données parallèles

Le registre à décalage peut accumuler des données série arrivant successivement sur une ligne pour les restituer en parallèle, ou faire l'inverse. Les interfaces de communication rapides (SerDes) effectuent cette conversion à plusieurs dizaines de Gb/s et réduisent ainsi le nombre de lignes. Il sert aussi à piloter de nombreuses LED (74HC595), comme ligne à retard, et pour les chaînes de scan qui relient les bascules en chapelet pour le test des semi-conducteurs.

Quelle est l'utilisation typique du registre à décalage à rétroaction linéaire (LFSR), qui réinjecte en entrée le XOR de certaines sorties du registre à décalage ?

  1. ALa génération de séquences pseudo-aléatoires, ainsi que la génération de motifs de test et le calcul de CRC
  2. BLa mesure précise du temps
  3. CL'amplification de signaux analogiques
Afficher la réponse et l'explication

Réponse : A. La génération de séquences pseudo-aléatoires, ainsi que la génération de motifs de test et le calcul de CRC

Avec des prises bien choisies, un LFSR de n bits parcourt les 2ⁿ − 1 états non nuls et génère une séquence d'apparence aléatoire (séquence M). Réalisable avec des XOR et des bascules seulement, il sert à la génération de motifs et à la compression des résultats de l'autotest intégré (BIST), au calcul de CRC d'Ethernet notamment, et aux embrouilleurs qui moyennent le signal pour réduire le bruit électromagnétique. La séquence étant prévisible, il ne convient pas aux nombres aléatoires cryptographiques.

« Registre à décalage » dans les explications

Questions mentionnant « Registre à décalage » (4)

  1. Quelle est l'utilisation typique du registre à décalage, qui enchaîne des bascules en série et déplace les données d'un bit vers la voisine à chaque cycle d'horloge ?
  2. Quelle est l'utilisation typique du registre à décalage à rétroaction linéaire (LFSR), qui réinjecte en entrée le XOR de certaines sorties du registre à décalage ?
  3. Voulant un registre à décalage à deux étages, on a écrit le code ci-dessus avec des affectations bloquantes (=). Quel problème survient ?
  4. Combien d'états parcourt un compteur Johnson (compteur en anneau torsadé) composé de n bascules ?

Termes associés

RIE (gravure ionique réactive) SerDes BIST (autotest intégré) Affectation bloquante Additionneur complet Bascule (flip-flop) Circuit combinatoire Circuit séquentiel Code de Gray Complément à deux

Retour au glossaire