Qu'est-ce que Chemin critique ?

Chemin présentant le plus grand retard d'un circuit, qui fixe la fréquence d'horloge maximale. En STA, c'est le chemin au plus petit slack, et accélérer une conception commence par réduire son retard.

Nom japonais: クリティカルパス

« Chemin critique » apparaît dans 2 questions d'entraînement réparties sur 2 thèmes, dont Circuits logiques, Analyse temporelle et CDC.

Domaine: Analyse temporelle et CDC

S'entraîner : questions sur Chemin critique

Dans un circuit synchrone, qu'est-ce qui détermine la fréquence d'horloge maximale de fonctionnement ?

  1. ALe délai du chemin le plus court
  2. BLa seule tension d'alimentation
  3. CLe délai du chemin le plus long entre bascules (chemin critique)
Afficher la réponse et l'explication

Réponse : C. Le délai du chemin le plus long entre bascules (chemin critique)

La période d'horloge doit être au moins égale à « délai horloge-sortie + délai logique du chemin + temps de setup + marge pour le skew, etc. » ; c'est le chemin au délai le plus long (chemin critique) qui fixe la fréquence maximale. Par exemple, pour un total de 1 ns, la fréquence maximale est de 1 GHz. Pour accélérer, on divise les chemins par pipeline, on réduit le nombre d'étages logiques, ou l'on utilise sur les chemins lents des cellules à forte sortance ou des composants à faible Vth.

Sur un chemin entre bascules, le délai horloge-sortie est de 0,15 ns, le délai maximal de la logique combinatoire de 2,2 ns et le temps d'établissement de 0,15 ns. En ignorant le décalage d'horloge (skew) et l'incertitude d'horloge, quelle est la fréquence d'horloge maximale à laquelle ce chemin peut fonctionner ?

  1. AEnviron 425 MHz
  2. BEnviron 455 MHz
  3. C400 MHz
Afficher la réponse et l'explication

Réponse : C. 400 MHz

La période d'horloge minimale est la somme du délai horloge-sortie, du délai de la logique combinatoire et du temps d'établissement. 0,15 + 2,2 + 0,15 = 2,5 ns, d'où une fréquence maximale de 1 ÷ 2,5 ns = 400 MHz. Environ 425 MHz est calculé à partir de 2,35 ns, en oubliant le temps d'établissement, et environ 455 MHz à partir du seul délai combinatoire de 2,2 ns. La fréquence maximale de toute la puce est déterminée par le plus contraint de ces chemins, le chemin critique.

« Chemin critique » dans les explications

Questions mentionnant « Chemin critique » (2)

  1. Dans un circuit synchrone, qu'est-ce qui détermine la fréquence d'horloge maximale de fonctionnement ?
  2. Sur un chemin entre bascules, le délai horloge-sortie est de 0,15 ns, le délai maximal de la logique combinatoire de 2,2 ns et le temps d'établissement de 0,15 ns. En ignorant le décalage d'horloge (skew) et l'incertitude d'horloge, quelle est la fréquence d'horloge maximale à laquelle ce chemin peut fonctionner ?

Termes associés

Pipeline Temps d'établissement (setup time) Décalage d'horloge (clock skew) Incertitude d'horloge (clock uncertainty) Chemin multicycle CRPR (suppression du pessimisme de reconvergence d'horloge) Domaine d'horloge Faux chemin (false path) FIFO asynchrone MTBF (temps moyen entre défaillances)

Retour au glossaire