Modèle de cohérence mémoire de x86. Il autorise seulement qu'une lecture à une autre adresse dépasse une écriture qui la précède. Modèle reflétant la présence du tampon d'écriture (store buffer).
Nom japonais: TSO(トータルストアオーダー)
« TSO (Total Store Order) » apparaît dans 1 questions d'entraînement réparties sur 1 thèmes, dont Multicœur et synchronisation.
Domaine: Multicœur et synchronisation
Réponse : C. C’est un modèle relativement fort, qui autorise uniquement qu’une lecture d’une autre adresse suivant une écriture soit vue avant celle-ci
En TSO, l’ordre entre écritures, l’ordre entre lectures et l’ordre d’une écriture suivant une lecture sont préservés ; seule une lecture d’une autre adresse suivant une écriture peut la devancer. Ce modèle traduit directement l’existence du tampon d’écriture. Dans ce cadre, la plupart des programmes se comportent de façon intuitive, si bien que les barrières sont relativement rarement nécessaires sur x86.
En TSO, l’ordre entre écritures, l’ordre entre lectures et l’ordre d’une écriture suivant une lecture sont préservés ; seule une lecture d’une autre adresse suivant une écriture peut la devancer.
Quelle est la caractéristique du modèle de cohérence mémoir…Modèle de cohérence mémoire Acquisition-libération (acquire-release) Barrière mémoire Cohérence séquentielle Compare-and-swap Course aux données (data race) Espionnage de bus (snooping) Faux partage (false sharing) Instruction atomique Interblocage (deadlock)