Mémoire rapide de faible capacité placée près du CPU. Elle conserve les données fréquemment utilisées pour compenser l'écart de vitesse avec la mémoire principale. Réalisée principalement en SRAM.
Nom japonais: キャッシュメモリ
« Mémoire cache » apparaît dans 1 questions d'entraînement réparties sur 1 thèmes, dont CPU et architecture.
Domaine: CPU et architecture
Réponse : B. Placer les données fréquemment utilisées près du processeur pour atténuer l'écart de vitesse avec la mémoire principale
Pendant qu'un processeur traite un cycle d'horloge (0,2 à 0,3 ns), un accès à la DRAM prend plusieurs dizaines à 100 ns, soit plusieurs centaines de cycles. Les données et instructions fréquemment utilisées sont donc placées dans un cache en SRAM rapide pour réduire l'attente. Le cache exploite la localité temporelle, la réutilisation prochaine des mêmes données, et la localité spatiale, l'utilisation successive d'adresses voisines ; l'accès prend quelques cycles en L1 et quelques dizaines de cycles en L3.
Localité temporelle Localité spatiale Architecture de von Neumann Architecture du jeu d'instructions (ISA) Cohérence de cache DMA (accès direct à la mémoire) DVFS (ajustement dynamique de la tension et de la fréquence) Exécution dans le désordre (out-of-order) GPU Interruption