Vérification que le layout respecte les règles géométriques de fabrication, telles que largeurs de lignes et espacements.
Nom japonais: DRC(デザインルールチェック)
« DRC (vérification des règles de conception) » apparaît dans 9 questions d'entraînement réparties sur 2 thèmes, dont Flot de conception de circuits intégrés et EDA, Test et inspection.
Un outil de DRC (vérification des règles de conception) parcourt les polygones de chaque couche du layout et signale les géométries que la fab ne peut pas réaliser de manière fiable. Les règles typiques portent sur la largeur et l'espacement minimaux, l'enrobage d'un via ou d'un contact par le métal au-dessus et au-dessous, le débordement d'une couche au-delà d'une autre, l'aire minimale, ainsi que les densités de motifs minimale et maximale pour que le CMP polisse uniformément. Les règles d'antenne, qui limitent la quantité de métal pouvant être reliée à une grille pendant la fabrication, sont généralement exécutées dans le même flot. Chaque règle découle d'une limite de la lithographie, de la gravure, du CMP ou de la fiabilité.
Aux nœuds matures, quelques centaines de règles simples de largeur et d'espacement suffisaient. Les procédés avancés en comptent des milliers, dont beaucoup dépendent du contexte : l'espacement requis peut dépendre de la largeur des lignes voisines et de la longueur sur laquelle elles courent en parallèle, les extrémités de ligne demandent un dégagement supplémentaire, et le multi-patterning ajoute des règles de coloriage qui déterminent quelles formes peuvent partager un même masque. Les règles sont fournies par la fonderie sous forme de rule deck au sein du PDK (process design kit) et exécutées par des outils de vérification physique, car il est impossible de vérifier à la main des milliards de formes.
Ces trois vérifications de sign-off sont facilement confondues. La DRC ne regarde que la géométrie et ignore ce que fait le circuit. Le LVS (layout versus schematic) extrait les composants et la connectivité du layout et les compare à la netlist du schéma, ce qui détecte les circuits ouverts, les courts-circuits et les mauvais composants. L'ERC (vérification des règles électriques) recherche les erreurs électriques comme les entrées de grille flottantes, les alimentations court-circuitées ou les caissons non connectés. Les outils de synthèse et de placement-routage signalent aussi des violations de règles de conception d'un autre type, comme les limites de transition ou de capacité maximales, qui sont des contraintes électriques et non géométriques.
La DRC est exécutée à plusieurs reprises pendant la conception physique, sur les blocs individuels puis sur la puce complète une fois tout assemblé, car les violations apparaissent souvent aux frontières entre blocs. Les routeurs corrigent automatiquement de nombreuses erreurs, et les autres sont corrigées à la main. Un résultat DRC et LVS propre est exigé avant la remise des données de masque à la fab. Il arrive qu'une violation soit acceptée par une dérogation (waiver) formelle convenue avec la fonderie. De nombreux procédés fournissent aussi des règles recommandées pour la fabricabilité, non obligatoires mais qui améliorent le rendement lorsqu'elles sont suivies.
Réponse : B. Vérifier que le layout respecte les règles de fabrication comme la largeur et l'espacement minimaux
Le DRC vérifie que les formes du layout ne violent pas les règles de dessin imposées par le procédé de fabrication : largeur, espacement, recouvrement et densité minimaux, etc. Dans les procédés avancés, les règles se comptent par milliers et sont vérifiées automatiquement par des outils. La concordance des connexions entre schéma et layout relève du LVS (Layout Versus Schematic), et la vérification de la fonction logique de la simulation. DRC et LVS sont obligatoirement réalisés avant la production des données de masque.
La DRC vérifie que les formes du layout respectent les règles de fabrication comme la largeur et l'espacement minimaux. Le LVS vérifie que le circuit extrait du layout correspond au schéma prévu : un layout peut donc passer la DRC et échouer au LVS.
Un rule deck est le fichier fourni par la fonderie qui code les règles de conception d'un procédé dans le langage d'un outil de vérification physique. Il fait partie du process design kit et il est mis à jour à mesure que le procédé mûrit.
La fonderie exige normalement des données exemptes d'erreurs DRC ou des dérogations approuvées. Des violations non couvertes par une dérogation risquent de produire des formes mal imprimées, entraînant courts-circuits, circuits ouverts ou défaillances de fiabilité qui réduisent le rendement.
Le DRC vérifie que les formes du layout ne violent pas les règles de dessin imposées par le procédé de fabrication : largeur, espacement, recouvrement et densité minimaux, etc.
Quelle description du DRC (vérification des règles de dessi…Le DRC est la vérification des règles de conception du layout et la CTS la synthèse de l'arbre d'horloge, deux étapes de conception.
Comment appelle-t-on la génération automatique, à partir de…Le DRC contrôle les règles géométriques.
Quelle méthode confirme mathématiquement, sans simulation, …Son objectif est distinct de la tension d'alimentation ou de la correction des violations DRC.
Quel est le principal objectif de la synthèse d'arbre d'hor…Un chemin trop long qui n'arrive pas à temps est une violation de setup, et une violation DRC est une violation des règles de layout.
En analyse temporelle statique, quelle violation survient l…LVS Placement-routage Netlist ATPG (génération automatique de vecteurs de test) Synthèse logique STA (analyse temporelle statique) Bascule (flip-flop) Fonderie (foundry) PDK (kit de conception de procédé) SPICE