Méthode de vérification qui génère aléatoirement les valeurs d'entrée sous des contraintes respectant la spécification, afin de couvrir largement les cas, y compris ceux auxquels personne n'aurait pensé.
Nom japonais: 制約付きランダム検証
« Vérification aléatoire contrainte » apparaît dans 1 questions d'entraînement réparties sur 1 thèmes, dont HDL et vérification.
Domaine: HDL et vérification
Réponse : A. Générer aléatoirement les valeurs d'entrée dans les plages et combinaisons (contraintes) admises par la spécification, pour couvrir largement les cas, y compris ceux auxquels personne ne pense
Les seuls tests imaginés par des humains (tests dirigés) tendent à laisser passer les défauts liés à des combinaisons non anticipées par le concepteur. En vérification aléatoire contrainte, on écrit des contraintes comme « l'adresse est un multiple de 4 » ou « la longueur va de 1 à 256 », et les entrées sont générées aléatoirement dans ce cadre ; on teste ainsi de nombreux cas avec des entrées pertinentes uniquement. Les cas couverts sont mesurés par la couverture, et les lacunes comblées en modifiant les contraintes ou par des tests dirigés.
En vérification aléatoire contrainte, on écrit des contraintes comme « l'adresse est un multiple de 4 » ou « la longueur va de 1 à 256 », et les entrées sont générées aléatoirement dans ce cadre ; on teste ainsi de nombreux cas avec des entrées pertinentes uniquement.
Quelle est la définition de la vérification aléatoire contr…SystemVerilog Affectation bloquante Affectation non bloquante Banc de test (testbench) Boucle combinatoire Codage one-hot Instruction generate Langage de description matérielle Latch involontaire Lint