Dégradation par laquelle la valeur absolue de la tension de seuil d'un pMOS augmente progressivement lorsqu'une tension négative est appliquée sur sa grille à haute température.
Nom japonais: NBTI
« NBTI » apparaît dans 5 questions d'entraînement réparties sur 2 thèmes, dont Fiabilité, MOSFET.
Domaine: Fiabilité
Le NBTI (negative bias temperature instability, instabilité en température sous polarisation négative) apparaît lorsque la grille d'un pMOS est maintenue à un potentiel négatif par rapport à son canal, de sorte que le canal est en inversion de trous, à température élevée. Les trous à l'interface Si/SiO2 favorisent la rupture des liaisons Si–H laissées par la passivation à l'hydrogène, ce qui crée des pièges d'interface, tandis qu'une charge positive s'accumule aussi dans le diélectrique de grille. Ces deux effets rendent la tension de seuil plus négative, si bien que sa valeur absolue augmente, et le courant de conduction ainsi que la transconductance diminuent. Aucun courant de drain n'est nécessaire : un pMOS dont la grille est simplement au niveau bas et la source à VDD subit déjà un stress NBTI.
Le décalage dû au NBTI croît dans le temps à peu près selon une loi de puissance de faible exposant : l'essentiel de la variation apparaît tôt, puis se poursuit lentement au fil des années de fonctionnement. Lorsque le stress cesse, une partie du décalage se résorbe, dès quelques microsecondes, car une partie des charges piégées s'échappe. La mesure en devient délicate, puisqu'une mesure lente après stress sous-estime la dégradation, et cela explique pourquoi un stress alternatif, où la grille commute, dégrade moins le composant qu'un stress continu. L'azote ajouté aux oxydes de grille pour bloquer la pénétration du bore est connu pour aggraver le NBTI.
Le PBTI (positive bias temperature instability) est l'équivalent pour le nMOS : une polarisation de grille positive et la chaleur piègent des électrons sur des défauts des couches high-k comme le HfO2, ce qui élève la tension de seuil du nMOS. Mineur avec les grilles en SiO2, il est devenu significatif après l'adoption des grilles high-k/métal. L'injection de porteurs chauds (HCI) est d'une autre nature : elle nécessite un passage de courant et un fort champ latéral près du drain, où des porteurs énergétiques endommagent l'interface ou sont injectés dans le diélectrique. Le NBTI, lui, n'est piloté que par le champ vertical de grille et la température.
Comme le NBTI élève lentement la tension de seuil des pMOS, les chemins logiques ralentissent au cours de la durée de vie du produit. Les concepteurs utilisent des bibliothèques de timing tenant compte du vieillissement et ajoutent une marge (guardband) pour que la puce atteigne encore sa fréquence cible après des années aux pires conditions de tension et de température. Les circuits qui maintiennent un pMOS dans un état passant statique sont les plus exposés, comme les cellules SRAM qui stockent la même valeur pendant de longues périodes : les transistors de tirage (pull-up) décalés y dégradent la stabilité en lecture et la marge de bruit. Les ingénieurs fiabilité caractérisent le NBTI par des stress accélérés à tension et température plus élevées, puis extrapolent aux conditions d'utilisation.
Réponse : C. GIDL (fuite de drain induite par la grille)
Même transistor bloqué, si une forte tension existe entre grille et drain, les bandes se courbent fortement près du bord de grille côté drain et un courant circule par effet tunnel bande à bande. C’est le GIDL, qui a pour caractéristique d’augmenter lorsque la tension de grille devient plus négative. Il pose problème dans les dispositifs exigeant des fuites extrêmement faibles, comme les transistors de cellule DRAM, et se limite par la conception du dopage et du champ à l’extrémité drain. Le DIBL est la baisse du seuil due à la tension de drain, le NBTI une dégradation du pMOS.
Réponse : A. NBTI
La NBTI (Negative Bias Temperature Instability) est une dégradation où la polarisation de grille négative et la température élevée appliquées à un pMOS rompent les liaisons Si-H de l'interface Si/SiO2, augmentant les états d'interface, tandis que des charges positives s'accumulent aussi dans l'isolant : la valeur absolue de la tension de seuil augmente. La vitesse de fonctionnement des circuits diminuant progressivement au fil des années, une marge pour cette dégradation est prévue à la conception. Une récupération partielle après suppression de la contrainte la caractérise aussi.
NBTI signifie negative bias temperature instability (instabilité en température sous polarisation négative), un mécanisme d'usure dans lequel un transistor pMOS soumis à une polarisation de grille négative et à une température élevée voit progressivement augmenter la valeur absolue de sa tension de seuil.
Le NBTI est causé par le champ vertical de grille et la température, et se produit même sans courant, principalement dans les pMOS. L'injection de porteurs chauds nécessite un courant et un fort champ latéral près du drain, où des porteurs de haute énergie endommagent le diélectrique de grille ou l'interface.
En partie. Lorsque la polarisation négative de grille est supprimée, une partie du décalage de seuil se relâche rapidement, mais une composante permanente subsiste et s'accumule sur la durée de vie du composant.
Le DIBL est la baisse du seuil due à la tension de drain, le NBTI une dégradation du pMOS.
Quel phénomène augmente le courant de fuite à l’état bloqué…La NBTI (Negative Bias Temperature Instability) est une dégradation où la polarisation de grille négative et la température élevée appliquées à un pMOS rompent les liaisons Si-H de l'interface Si/SiO2, augmentant les états d'interface, tandis que des charges positives s'accumulent aussi dans l'isolant : la valeur absolue de la tension de seuil augmente.
Quel phénomène de dégradation voit la valeur absolue de la …La NBTI est une dégradation qui survient même sans courant, et le latch-up est la conduction d'un thyristor parasite.
Quel phénomène dégrade les caractéristiques d'un transistor…TDDB et NBTI sont des dégradations dans le temps, HTOL et HAST des essais de durée de vie accélérés.
Parmi les modèles d'essai de tenue aux ESD (décharges élect…C'est le pendant de la NBTI des pMOS, et toutes deux ralentissent les circuits.
Comment appelle-t-on la dégradation par laquelle la tension…Tension de seuil États d'interface Latch-up GIDL (fuite de drain induite par la grille) DIBL Structure LDD ESD (décharge électrostatique) HBM TDDB (claquage diélectrique dépendant du temps) HAST (essai de stress hautement accéléré)