Halbleiter-Glossar

Grundbegriffe, die beim Lernen über Halbleiter häufig vorkommen, nach Thema geordnet. Geben Sie ein Stichwort ein, um die Liste zu filtern.

Grundlagen

HalbleiterphysikÜbungsfragen →

Akzeptor: Eine Störstelle, die einem Halbleiter Elektronen entzieht und Löcher erzeugt. Bei Silizium wirken Elemente der Gruppe III wie Bor (B) als Akzeptoren und erzeugen p-leitende Halbleiter.
Auger-Rekombination (Auger recombination): Rekombination, bei der die frei werdende Energie an einen anderen Ladungsträger abgegeben statt als Licht abgestrahlt wird. Sie wird bei hohen Ladungsträgerdichten bedeutend und beeinflusst die Lebensdauer in stark dotierten Schichten und den Effizienzverlust bei LEDs.
Austrittsarbeit (work function): Energiedifferenz zwischen Vakuumniveau und Fermi-Niveau, also die minimale Energie, um ein Elektron aus einem Material zu lösen. Sie beeinflusst die Schwellenspannung von Metall-Gates und die Höhe von Schottky-Barrieren.
Bandlücke (Band gap): Der Energieabstand zwischen Valenzbandoberkante und Leitungsbandunterkante. Bei Silizium beträgt er bei Raumtemperatur etwa 1,12 eV. Eine größere Bandlücke bedeutet bessere Beständigkeit gegenüber hohen Temperaturen und Spannungen.
Diffusionslänge (diffusion length): Mittlere Strecke, die Minoritätsträger diffundieren, bevor sie rekombinieren, gegeben durch L = √(Dτ) aus Diffusionskoeffizient D und Lebensdauer τ. Sie beeinflusst die Effizienz von Solarzellen und Fotodetektoren stark.
Donator: Eine Störstelle, die einem Halbleiter Elektronen liefert. Bei Silizium wirken Elemente der Gruppe V wie Phosphor (P) und Arsen (As) als Donatoren und erzeugen n-leitende Halbleiter.
Effektive Masse (effective mass): Scheinbare Masse, mit der Elektronen und Löcher in einem Kristall wie freie Teilchen behandelt werden, die auf äußere Kräfte reagieren. Sie wird durch die Krümmung des Bands bestimmt; eine kleinere effektive Masse führt tendenziell zu höherer Beweglichkeit.
Einstein-Beziehung (Einstein relation): Die Beziehung D = μkT/q, die den Diffusionskoeffizienten D und die Beweglichkeit μ von Ladungsträgern verknüpft. Sie zeigt, dass Materialien mit höherer Beweglichkeit auch schnellere Diffusion erlauben.
Elektronenaffinität (electron affinity): Energiedifferenz zwischen dem Vakuumniveau und der Leitungsbandkante eines Halbleiters. Sie dient zur Abschätzung von Bandversätzen an Heteroübergängen und von Barrierenhöhen an Metallkontakten.
Entarteter Halbleiter (degenerate semiconductor): Halbleiter, der so stark dotiert ist, dass das Fermi-Niveau im Leitungs- oder Valenzband liegt. Er verhält sich fast wie ein Metall und wird in Tunneldioden und niederohmigen Kontakten genutzt.
Fermi-Niveau: Die Energie, bei der die Besetzungswahrscheinlichkeit eines Zustands durch ein Elektron genau ein Halb beträgt. Es liegt bei n-Material näher am Leitungsband und bei p-Material näher am Valenzband.
Indirekter Bandübergang (indirect band gap): Bandstruktur, in der Leitungsbandminimum und Valenzbandmaximum bei unterschiedlichen Impulsen liegen. Übergänge benötigen ein Phonon, daher ist die Lichtemission ineffizient. Silizium und Germanium sind typische Beispiele.
Intrinsische Ladungsträgerdichte (intrinsic carrier density): Dichte der thermisch erzeugten Elektronen und Löcher in einem undotierten Halbleiter, geschrieben ni. Bei Silizium beträgt sie bei Raumtemperatur etwa 1×10¹⁰ cm⁻³ und steigt mit der Temperatur steil an. Im Gleichgewicht gilt n × p = ni².
Ladungsträgerbeweglichkeit: Wie leicht sich Ladungsträger bewegen, wenn ein elektrisches Feld anliegt. In Silizium ist die Elektronenbeweglichkeit höher als die Löcherbeweglichkeit.
Quasi-Fermi-Niveau (quasi-Fermi level): Getrennte Fermi-Niveaus für Elektronen und Löcher, mit denen ein durch Licht oder Strominjektion aus dem Gleichgewicht gebrachter Halbleiter beschrieben wird. Je größer die Aufspaltung, desto mehr Überschussladungsträger gibt es.
SRH-Rekombination (Shockley-Read-Hall-Rekombination): Rekombination von Elektronen und Löchern über tiefe Niveaus (Traps) in der Bandlücke. Sie bestimmt vor allem die Minoritätsträgerlebensdauer in Silizium und wird durch Metallverunreinigungen und Kristalldefekte beschleunigt.

PN-Übergänge und DiodenÜbungsfragen →

Diffusionskapazität (diffusion capacitance): Kapazität eines in Durchlassrichtung betriebenen PN-Übergangs, verursacht durch injizierte Minoritätsträger, die in den neutralen Gebieten gespeichert sind. Sie wächst proportional zum Durchlassstrom und begrenzt den Hochgeschwindigkeitsbetrieb.
Diffusionsspannung: Die Potenzialdifferenz über der Raumladungszone eines PN-Übergangs, auch ohne äußere Spannung. Bei Silizium etwa 0,6 bis 0,8 V; sie bildet die Barriere, die weitere Ladungsträgerdiffusion stoppt.
Durchlassrichtung (Flussspannung anlegen): Anlegen einer positiven Spannung an die p-Seite und einer negativen an die n-Seite. Die Barriere sinkt und Strom fließt leicht. Das Gegenteil ist die Sperrrichtung, in der fast kein Strom fließt.
Idealitätsfaktor (ideality factor): Der Faktor n in der Diodengleichung I ∝ exp(qV/nkT). Er liegt nahe 1, wenn der Diffusionsstrom überwiegt, und nahe 2, wenn die Rekombination in der Verarmungszone überwiegt; er zeigt also die Qualität des Übergangs an.
Lawinendurchbruch: Ein Phänomen, bei dem durch ein starkes Sperrfeld beschleunigte Ladungsträger auf Atome treffen und neue Ladungsträger erzeugen, die sich lawinenartig vermehren, sodass ein großer Strom fließt.
Leitfähigkeitsmodulation (conductivity modulation): Starker Abfall des Widerstands einer schwach dotierten Schicht, wenn viele Minoritätsträger in sie injiziert werden. PIN-Dioden und IGBTs nutzen dies, um hohe Sperrspannung mit niedriger Durchlassspannung zu verbinden.
Ohmscher Kontakt (ohmic contact): Metall-Halbleiter-Kontakt mit niedrigem Widerstand in beiden Richtungen und linearer Strom-Spannungs-Beziehung. Er entsteht durch starke Dotierung der Halbleiteroberfläche, sodass Ladungsträger die Barriere durchtunneln können.
Raumladungszone (Sperrschicht): Ein Bereich nahe der Grenze eines PN-Übergangs, der fast keine Ladungsträger enthält. Sie wird bei Sperrspannung breiter.
Schottky-Diode (Schottky barrier diode): Diode, die einen Metall-Halbleiter-Übergang (Schottky-Übergang) nutzt. Sie hat eine niedrige Durchlassspannung und schaltet schnell, da keine Minoritätsträger gespeichert werden.
Sperrschichtkapazität (Verarmungskapazität, junction capacitance): Kapazität, die entsteht, weil die Verarmungszone eines PN-Übergangs wie ein Plattenkondensator wirkt. Sie sinkt, wenn Sperrspannung die Verarmungszone verbreitert; Varaktordioden nutzen diese Eigenschaft.
Sperrverzögerungszeit (reverse recovery time): Zeit, in der nach dem Umpolen einer leitenden Diode in Sperrrichtung weiter Sperrstrom fließt, bis die gespeicherten Minoritätsträger abgebaut sind. Sie verursacht Schaltverluste und Rauschen.
Tunneldiode (Esaki-Diode): Diode mit sehr stark dotierter p- und n-Seite, die in Durchlassrichtung durch Tunneln einen negativen Widerstand zeigt. Sie wurde 1957 von Leo Esaki entdeckt.
Z-Diode (Zener-Diode): Eine Diode, die durch die nahezu konstante Durchbruchspannung in Sperrrichtung eine konstante Spannung liefert.

BipolartransistorenÜbungsfragen →

Darlington-Schaltung (Darlington connection): Schaltung, die den Emitterstrom eines Transistors in die Basis eines zweiten einspeist. Die Gesamtstromverstärkung ist etwa das Produkt beider, sodass ein kleiner Basisstrom einen großen Strom steuern kann.
Early-Effekt: Ein Phänomen, bei dem eine höhere Kollektorspannung die Basis-Kollektor-Raumladungszone verbreitert, die effektive Basisweite verringert und den Kollektorstrom leicht erhöht.
Emitterfolger (emitter follower): Verstärker in Kollektorschaltung. Seine Spannungsverstärkung beträgt etwa 1, doch dank hohem Eingangs- und niedrigem Ausgangswiderstand dient er als Puffer, der die nächste Stufe treibt, ohne das Signal zu belasten.
Emitterschaltung: Eine Verstärkerschaltung, bei der der Emitter der gemeinsame Anschluss für Ein- und Ausgang ist. Sie liefert Strom- und Spannungsverstärkung und ist die am weitesten verbreitete Grundschaltung.
HBT (Heterostruktur-Bipolartransistor): Ein Bipolartransistor, der für Emitter und Basis Materialien mit unterschiedlicher Bandlücke nutzt. Es gibt SiGe- und GaAs-basierte Typen, die in Hochfrequenzverstärkern eingesetzt werden.
Miller-Effekt (Miller effect): Effekt, durch den eine Kapazität zwischen Eingang und Ausgang eines invertierenden Verstärkers vom Eingang aus (1 + Verstärkung)-mal größer erscheint. Er verschlechtert den Hochfrequenzgang von Emitter- und Sourceschaltungen.
Normaler Aktivbetrieb (Vorwärts-Aktivbereich): Der Zustand, in dem der Basis-Emitter-Übergang in Durchlassrichtung und der Basis-Kollektor-Übergang in Sperrrichtung gepolt ist. Es fließt ein zum Basisstrom proportionaler Kollektorstrom, der zur Verstärkung genutzt wird.
Sättigungsbereich (saturation region): Zustand eines Bipolartransistors, in dem sowohl der Basis-Emitter- als auch der Basis-Kollektor-Übergang in Durchlassrichtung betrieben werden. Die Kollektor-Emitter-Spannung fällt auf etwa 0,1 bis 0,3 V, entsprechend einem eingeschalteten Schalter.
Sperrbereich (cutoff region): Zustand eines Bipolartransistors, in dem beide Übergänge in Sperrrichtung liegen und fast kein Kollektorstrom fließt. Er entspricht einem ausgeschalteten Schalter.
Stromspiegel (current mirror): Schaltung, die zwei angepasste Transistoren nutzt, um den in einem fließenden Strom in den anderen zu kopieren (oder mit festem Verhältnis). Sie wird in analogen ICs breit für Bias-Stromquellen und aktive Lasten verwendet.
Stromverstärkung (hFE): Das Verhältnis von Kollektorstrom zu Basisstrom (IC/IB) bei einem Bipolartransistor.
Transitfrequenz (transition frequency): Frequenz, bei der die Stromverstärkung in Emitterschaltung auf 1 fällt, geschrieben fT. Sie ist eine wichtige Kenngröße für die Hochfrequenzleistung eines Transistors.
Übernahmeverzerrung (crossover distortion): Verzerrung bei einem Gegentaktverstärker der Klasse B nahe 0 V, wenn bei der Übergabe zwischen positiver und negativer Halbwelle keiner der Transistoren leitet. Eine Klasse-AB-Vorspannung mit kleinem Ruhestrom verringert sie.

MOSFETÜbungsfragen →

CMOS: Eine Schaltungstechnik, die nMOS- und pMOS-Transistoren komplementär kombiniert. Im statischen Zustand fließt kaum Strom, daher ist der Stromverbrauch gering.
DIBL: Abkürzung für Drain-Induced Barrier Lowering (drainbedingte Barrierenabsenkung). Bei Kurzkanal-MOSFETs senkt eine höhere Drainspannung die Potenzialbarriere an der Source, was die Schwellenspannung verringert und den Sperrstrom erhöht.
Einsatzspannung (Schwellenspannung): Die Gate-Spannung, bei der sich in einem MOSFET ein Kanal (Inversionsschicht) bildet und Strom zu fließen beginnt. Geschrieben als Vth.
Flachbandspannung (flat-band voltage): Gate-Spannung, bei der die Bänder an der Halbleiteroberfläche einer MOS-Struktur flach verlaufen. Sie wird durch die Austrittsarbeitsdifferenz zwischen Gate und Substrat sowie durch Ladungen im Oxid bestimmt und ist ein Bestandteil der Schwellenspannung.
Geschwindigkeitssättigung (velocity saturation): Bei starken elektrischen Feldern steigt die Driftgeschwindigkeit der Ladungsträger nicht mehr proportional zum Feld, sondern flacht bei etwa 1×10⁷ cm/s ab. In Kurzkanal-MOSFETs macht sie den Drainstrom kleiner, als das quadratische Gesetz vorhersagt.
GIDL (gateinduzierter Drain-Leckstrom, gate-induced drain leakage): Leckstrom im Aus-Zustand durch Band-zu-Band-Tunneln im starken Feld, wo das Gate den Drain überlappt. Er ist unter anderem für die Datenhaltung in DRAM ein Problem.
Inversionsschicht: Eine durch die Gate-Spannung an der Halbleiteroberfläche gebildete Schicht, in der sich Ladungsträger des dem Substrat entgegengesetzten Typs sammeln. Sie wird zum Kanal des MOSFET.
Kanallängenmodulation (channel-length modulation): Bei einem gesättigten MOSFET verschiebt eine höhere Drainspannung den Abschnürpunkt zur Source, verkürzt den effektiven Kanal und erhöht den Drainstrom leicht. Dadurch wird der Ausgangswiderstand endlich.
Kurzkanaleffekt: Phänomene, bei denen mit schrumpfender Gate-Länge das elektrische Feld des Drains die Einsatzspannung senkt und den Leckstrom im Sperrzustand erhöht.
LDD-Struktur (LDD structure): Abkürzung für Lightly Doped Drain. Der Drain ist nur an seinem Rand neben dem Gate schwach dotiert, was das elektrische Feld abmildert und die Degradation durch heiße Ladungsträger unterdrückt.
Punch-Through: Zustand, in dem sich die Verarmungszonen von Source und Drain vereinen und ein Strom fließt, den das Gate nicht steuern kann. Er tritt auf, wenn der Kanal zu kurz oder die Substratdotierung zu niedrig ist.
Querstrom (short-circuit current): Strom, der in einem CMOS-Gatter von der Versorgung zur Masse fließt, solange beim Umschalten des Eingangs kurzzeitig pMOS und nMOS leiten. Er wird auch Crowbar-Strom genannt und erhöht den Leistungsverbrauch.
Steilheit (transconductance): Verhältnis der Änderung des Drainstroms zur Änderung der Gate-Spannung, geschrieben gm. Sie drückt die Verstärkungsfähigkeit eines Transistors aus; die Verstärkung eines Verstärkers beträgt grob gm mal Lastwiderstand.
Substratsteuereffekt (body effect): Anstieg der Schwellenspannung, wenn zwischen Source und Substrat (Body) eine Sperrspannung anliegt, weil die Verarmungsladung wächst. Er wird manchmal zum Abstimmen der Schwelle genutzt.
Transmissionsgatter (transmission gate): Analogschalter aus einem parallel geschalteten nMOS und pMOS. Der nMOS leitet die 0 gut, der pMOS die 1, sodass beide Werte ohne Spannungsverlust durchgelassen werden.
Unterschwellensteilheit (Subthreshold Swing): Die Gate-Spannung, die nötig ist, um den Drainstrom unterhalb der Einsatzspannung um den Faktor zehn zu ändern. Das theoretische Minimum bei Raumtemperatur liegt bei etwa 60 mV pro Dekade; je kleiner, desto schärfer das Ein-/Ausschalten.

LogikschaltungenÜbungsfragen →

De Morgansche Gesetze: Die Regeln zur Umformung logischer Ausdrücke: NICHT (A UND B) ist gleich (NICHT A) ODER (NICHT B), und NICHT (A ODER B) ist gleich (NICHT A) UND (NICHT B).
Dekoder (decoder): Schaltung, die gemäß einem n-Bit-Eingang genau einen von 2ⁿ Ausgängen aktiviert. Sie dient zur Auswahl der adressierten Zeile in einem Speicher. Die Umkehrfunktion ist ein Enkoder.
Flipflop: Das Grundelement sequenzieller Schaltungen, das ein Bit speichert. Ein D-Flipflop übernimmt seinen Eingang bei einer Taktflanke.
Glitch: Unerwünschter kurzer Impuls an einem Ausgang, etwa durch unterschiedliche Verzögerungen auf Signalpfaden. In kombinatorischer Logik heißt er auch Hazard; bei DACs tritt er beim Wechsel des Codes auf.
Gray-Code (Gray code): Code, bei dem sich aufeinanderfolgende Werte nur in einem Bit unterscheiden. Er verhindert Lesefehler bei Drehgebern und bei der Übergabe von Zählerwerten zwischen verschiedenen Taktdomänen.
Hold-Zeit (hold time): Mindestzeit nach der aktiven Taktflanke, in der der Dateneingang eines Flipflops unverändert bleiben muss. Verletzungen lassen sich nicht durch eine niedrigere Taktfrequenz beheben, daher wird dem Pfad Verzögerung hinzugefügt.
Kombinatorische Schaltung (Schaltnetz): Eine Logikschaltung, deren Ausgang nur von den aktuellen Eingängen abhängt. Beispiele sind Addierer, Multiplexer und Dekoder.
KV-Diagramm (Karnaugh map): Diagramm, das eine Wahrheitstabelle so anordnet, dass sich benachbarte Felder in einem Bit unterscheiden. Durch Zusammenfassen benachbarter Einsen lässt sich ein logischer Ausdruck anschaulich vereinfachen.
Metastabilität (metastability): Zustand, in dem der Ausgang eines Flipflops bei verletzter Setup- oder Hold-Zeit eine Weile zwischen 0 und 1 verharrt. Asynchrone Signale werden daher durch zwei Flipflops (einen Synchronisierer) geführt.
Multiplexer: Schaltung, die gemäß Auswahlsignalen einen von mehreren Eingängen auswählt und an den Ausgang durchreicht. Das Gegenstück, das einen Eingang auf einen von mehreren Ausgängen leitet, ist ein Demultiplexer.
Schieberegister (shift register): Kette von Flipflops, die Daten mit jedem Takt um ein Bit zur nächsten Stufe weiterschieben. Sie dient zur Seriell-Parallel-Wandlung und als Scan-Kette beim Scan-Test.
Sequenzielle Schaltung (Schaltwerk): Eine Logikschaltung, die ihren Zustand in Flipflops und Ähnlichem speichert, sodass der Ausgang von Eingängen und vergangenem Zustand abhängt. Beispiele sind Zähler und Register.
Setup-Zeit (setup time): Mindestzeit vor der aktiven Taktflanke, in der der Dateneingang eines Flipflops stabil sein muss. Pfade, die sie nicht einhalten, begrenzen die maximale Betriebsfrequenz.
Taktversatz (clock skew): Unterschied in der Ankunftszeit desselben Taktsignals an verschiedenen Flipflops. Da er Setup- und Hold-Reserven verändert, wird er bei der Taktbaumsynthese klein gehalten.
Tri-State-Puffer (tri-state buffer): Puffer, der 0, 1 oder einen abgetrennten hochohmigen Zustand ausgeben kann. Er verhindert Ausgangskonflikte, wenn sich mehrere Schaltungen einen Bus teilen.
Volladdierer (full adder): Schaltung, die zwei Bits plus einen Übertrag der niedrigeren Stelle addiert und eine Summe sowie einen Übertragsausgang liefert. Eine Version ohne Übertragseingang ist ein Halbaddierer. Aneinandergereihte Volladdierer ergeben einen Mehrbit-Addierer.
Wahrheitstabelle: Eine Tabelle, die die Ausgabe für jede Kombination von Eingaben auflistet. Sie dient zur Beschreibung des Verhaltens von Logikschaltungen.
Zweierkomplement (two's complement): Übliche Binärdarstellung negativer ganzer Zahlen. Das Invertieren aller Bits und Addieren von 1 negiert eine Zahl. n Bits decken −2ⁿ⁻¹ bis 2ⁿ⁻¹ − 1 ab, und derselbe Addierer lässt sich für die Subtraktion nutzen.

Analog- und ElektronikschaltungenÜbungsfragen →

1/f-Rauschen (Funkelrauschen, flicker noise): Rauschen, das bei niedrigeren Frequenzen größer wird. In MOSFETs stammt es von Traps an der Gateoxid-Grenzfläche, die Ladungsträger einfangen und wieder freigeben, und ist bei niederfrequenten Analogschaltungen wichtig.
Anstiegsgeschwindigkeit (slew rate): Maximale Änderungsrate der Ausgangsspannung eines Operationsverstärkers, angegeben in V/µs. Reicht sie für große, hochfrequente Signale nicht aus, wird die Signalform verzerrt.
Bandgap-Referenzspannung (bandgap voltage reference): Schaltung, die eine mit der Temperatur sinkende Diodenspannung zu einer mit der Temperatur steigenden Spannung addiert und so eine Referenz von etwa 1,2 V erzeugt, die kaum von der Temperatur abhängt. Sie wird in ADCs und Leistungs-ICs breit eingesetzt.
CMRR (Gleichtaktunterdrückung, common-mode rejection ratio): Verhältnis von Differenzverstärkung zu Gleichtaktverstärkung eines Differenzverstärkers. Je größer es ist, desto besser unterdrückt die Schaltung Störungen, die an beiden Eingängen gleich auftreten.
Differenzverstärker: Eine Schaltung, die die Differenz zweier Eingänge verstärkt und Gleichtaktanteile wie Rauschen unterdrückt. Sie dient als Eingangsstufe von Operationsverstärkern.
Gegenkopplung: Das Zurückführen eines Teils des Ausgangs mit entgegengesetzter Polarität auf den Eingang. Die Verstärkung sinkt, aber die Schaltung wird stabiler, und Verzerrung und Bandbreite verbessern sich.
Grenzfrequenz: Die Frequenz, bei der der Ausgang eines Filters oder Verstärkers um 3 dB (auf etwa das 0,707-Fache) unter den Durchlassbereich fällt. Bei einer RC-Schaltung beträgt sie 1/(2πRC).
Instrumentenverstärker (instrumentation amplifier): Differenzverstärker, meist aus drei Operationsverstärkern aufgebaut, mit hohem Eingangswiderstand und hoher CMRR. Er verstärkt kleine Differenzsignale von Sensoren mit hoher Genauigkeit.
Komparator (comparator): Schaltung, die zwei Eingangsspannungen vergleicht und das Ergebnis als binären High- oder Low-Pegel ausgibt. Er ist auch ein grundlegender Baustein von ADCs.
LDO: Abkürzung für Low-Dropout-Regler: ein Linearregler, der schon bei geringer Differenz zwischen Eingangs- und Ausgangsspannung arbeitet. Er ist rauscharm, doch das Produkt aus Spannungsdifferenz und Strom geht als Wärme verloren.
Operationsverstärker (OP-Amp): Ein Verstärker mit Differenzeingängen und sehr hoher Verstärkung. Wird mit Gegenkopplung in Verstärkern, Filtern und mehr eingesetzt.
Phasenreserve (phase margin): Abstand der Phasenverzögerung von 180° bei der Frequenz, bei der die Schleifenverstärkung der Rückkopplung 1 (0 dB) beträgt. Eine kleine Reserve verursacht Überschwingen, null oder negative Reserve führt zu Schwingungen; 45 bis 60° oder mehr sind ein üblicher Zielwert.
PLL (Phasenregelschleife, phase-locked loop): Schaltung, die die Phasendifferenz zu einem Referenztakt erfasst und einen Oszillator so regelt, dass ein an die Referenz gekoppelter Takt entsteht, etwa mit einem ganzzahligen Vielfachen ihrer Frequenz. Sie dient zur Erzeugung von CPU-Takten und zur Synthese von Funkfrequenzen.
PSRR (Betriebsspannungsunterdrückung, power supply rejection ratio): Maß dafür, wie wenig Schwankungen der Versorgungsspannung den Ausgang einer Schaltung erreichen. Je größer es ist, desto unempfindlicher ist die Schaltung gegen Versorgungsrauschen.
Schmitt-Trigger: Schaltung, deren Schaltschwelle für steigende und fallende Eingangssignale verschieden ist (Hysterese). Ihr Ausgang prellt auch bei langsam veränderlichen oder verrauschten Signalen nicht.
Spannungsfolger: Eine OP-Amp-Schaltung mit Verstärkung eins, bei der der Ausgang direkt mit dem invertierenden Eingang verbunden ist. Mit hoher Eingangs- und niedriger Ausgangsimpedanz dient sie als Puffer.
Thermisches Rauschen (Johnson-Rauschen, Johnson noise): Rauschen durch die thermische Bewegung von Elektronen in einem Widerstand. Sein mittleres Spannungsquadrat beträgt 4kTRΔf und ist proportional zu Temperatur, Widerstand und Bandbreite.
Transimpedanzverstärker (transimpedance amplifier): Verstärker, der einen Eingangsstrom in eine Spannung umwandelt. Der Strom fließt in den invertierenden Eingang des Operationsverstärkers, und ein Rückkopplungswiderstand wandelt ihn in eine Spannung. Er dient zum Auslesen von Fotodiodensignalen.
Verstärkungs-Bandbreite-Produkt (GBW): Produkt aus Verstärkung und Bandbreite eines Operationsverstärkers, das ungefähr konstant bleibt. Bei einem GBW von 1 MHz hat eine Schaltung mit Verstärkung 10 beispielsweise eine Bandbreite von etwa 100 kHz.
Virtueller Kurzschluss (virtual short): Eigenschaft eines idealen Operationsverstärkers mit Gegenkopplung, dass seine beiden Eingangsspannungen nahezu gleich werden. Obwohl zwischen ihnen kein Strom fließt, lassen sie sich als kurzgeschlossen behandeln, was Verstärkungsberechnungen einfach macht.
Zeitkonstante (time constant): Größe, die beschreibt, wie schnell eine Schaltung wie ein RC-Glied auf einen Sprung reagiert; bei einer RC-Schaltung gilt τ = RC. Nach τ erreicht die Antwort etwa 63 % des Endwerts und ist nach etwa 5τ nahezu eingeschwungen.

A/D- und D/A-WandlungÜbungsfragen →

Abtast-Halte-Schaltung (sample-and-hold circuit): Schaltung, die die Eingangsspannung in einem Augenblick erfasst (abtastet) und konstant hält, bis die AD-Wandlung beendet ist. Sie besteht aus einem Schalter und einem Kondensator.
Abtasttheorem: Das Theorem, nach dem ein Signal rekonstruiert werden kann, wenn es mit mehr als der doppelten Frequenz seiner höchsten Frequenzkomponente abgetastet wird. Auch Nyquist-Shannon-Theorem genannt.
Aliasing: Ein Phänomen, bei dem Anteile oberhalb der halben Abtastfrequenz fälschlich als niederfrequente Anteile erscheinen. Es wird durch ein Tiefpassfilter vor der A/D-Wandlung verhindert.
Delta-Sigma-ADC: Ein ADC, der mit hoher Rate überabtastet, das Quantisierungsrauschen zu hohen Frequenzen verschiebt und anschließend herausfiltert. Wird bei hoher Auflösung wie in Audio und Messtechnik eingesetzt.
DNL (differentielle Nichtlinearität, differential nonlinearity): Fehler der Breite jeder Codestufe eines ADC relativ zum idealen 1 LSB. Erreicht er −1 LSB, tritt ein fehlender Code auf.
ENOB (effektive Bitzahl, effective number of bits): Die reale Leistung eines ADC einschließlich Rauschen und Verzerrung (SINAD), ausgedrückt als Bitzahl eines idealen ADC. Ein 12-Bit-ADC mit einer ENOB von etwa 10 Bit ist nicht ungewöhnlich.
Fehlender Code (missing code): Fehler, bei dem ein ADC einen bestimmten Code nie ausgibt, egal wie sich der Eingang ändert. Er tritt auf, wenn die DNL −1 LSB erreicht.
Flash-ADC (flash ADC): Schnellster ADC-Typ, der den Eingang mit vielen Komparatoren gleichzeitig vergleicht. N Bit benötigen 2ᴺ − 1 Komparatoren, die Schaltung wächst daher mit der Auflösung rasch.
INL (integrale Nichtlinearität, integral nonlinearity): Maximale Abweichung der tatsächlichen Übertragungskennlinie eines ADC oder DAC von der idealen Geraden. Sie entspricht der aufsummierten DNL.
Jitter: Kleine Schwankungen im Zeitpunkt von Takt- oder Signalflanken gegenüber ihrer idealen Lage. Beim Abtasten hochfrequenter Signale verursacht schon geringer Jitter große Spannungsfehler.
Nyquist-Frequenz (Nyquist frequency): Die Hälfte der Abtastfrequenz. Anteile darüber werden beim Abtasten zu tieferen Frequenzen zurückgefaltet (Aliasing).
Pipeline-ADC (pipelined ADC): ADC, der die Wandlung wie ein Fließband in Stufen aufteilt, die jeweils einige Bits bestimmen und den Rest an die nächste Stufe weitergeben. Er verbindet hohe Geschwindigkeit mit mittlerer bis hoher Auflösung.
Quantisierungsfehler: Der Fehler, der entsteht, wenn ein kontinuierlicher analoger Wert auf einen digitalen Wert mit endlicher Bitzahl gerundet wird. Höchstens ein halbes LSB.
R-2R-Leiter-DAC (R-2R ladder DAC): DAC, der aus einer Leiter mit nur zwei Widerstandswerten, R und 2R, aufgebaut ist. Er braucht nur wenige Widerstandstypen, und das Widerstandsverhältnis wächst mit zusätzlichen Bits nicht.
Rauschformung (noise shaping): Verfahren, das mit einer Rückkopplungsschleife das Quantisierungsrauschen zu hohen Frequenzen verschiebt und so das Rauschen im Signalband senkt. Delta-Sigma-ADCs kombinieren es mit Überabtastung, um hohe Auflösung zu erreichen.
SAR-ADC (Wandler mit sukzessiver Approximation): Ein ADC, der mit internem DAC und Komparator Bit für Bit, beginnend mit dem höchstwertigen, bestimmt. Er vereint Geschwindigkeit, Genauigkeit und Leistungsaufnahme gut.
Überabtastung (oversampling): Abtastung mit einer Rate, die deutlich über dem Bedarf des Signals liegt (das Doppelte seiner Bandbreite). Sie verteilt das Quantisierungsrauschen auf ein breiteres Band und senkt das Rauschen im Signalband; sie ist die Grundlage von Delta-Sigma-ADCs.

Bauelemente

DRAMÜbungsfragen →

1T1C-Zelle: Die DRAM-Speicherzelle, die ein Bit mit einem Transistor und einem Kondensator speichert. Vorhandensein oder Fehlen von Ladung im Kondensator steht für 0 oder 1.
Auffrischen (Refresh): Das periodische Auslesen und Zurückschreiben von DRAM-Daten, bevor die Ladung in den Kondensatoren durch Leckströme verloren geht.
Bank: Einer von mehreren unabhängig arbeitenden Bereichen in einem DRAM. Überlappendes Aktivieren und Zugreifen über verschiedene Bänke erhöht die effektive Leistung.
Bitleitung: Die Leitung zum Lesen und Schreiben von Daten in Speicherzellen. Im DRAM wird die kleine Potenzialänderung der Bitleitung durch die Zellladung von einem Leseverstärker verstärkt.
CAS-Latenz (CAS latency): Anzahl der Taktzyklen im DRAM von einem Lesebefehl (mit Spaltenadresse) bis zum Erscheinen der Daten am Ausgang, abgekürzt CL. Kleinere Werte bedeuten eine schnellere Reaktion.
DDR-SDRAM (DDR SDRAM): Synchrones DRAM, das Daten bei steigender und fallender Taktflanke überträgt. Aufeinanderfolgende Generationen wie DDR4 und DDR5 haben die Datenrate erhöht. Es ist der Standard-Hauptspeicher von PCs und Servern.
DIMM: Speichermodul, das mehrere DRAM-Chips auf einer kleinen Platine trägt, sodass es in einen Steckplatz eines PCs oder Servers gesteckt werden kann.
ECC (Fehlerkorrekturcode, error-correcting code): Verfahren, das Daten redundante Bits hinzufügt, sodass Bitfehler beim Auslesen erkannt und korrigiert werden können. Es wird unter anderem in Server-Speicher, Flash-Speicher und in DDR5-Chips eingesetzt.
Leseverstärker (Sense Amplifier): Eine Schaltung, die die winzige aus einer Speicherzelle gelesene Spannungsdifferenz verstärkt und entscheidet, ob es sich um 0 oder 1 handelt.
LPDDR: Abkürzung für Low-Power-DDR: ein DRAM-Standard für Smartphones und Notebooks mit niedrigeren Versorgungsspannungen und erweiterten Energiesparfunktionen.
Redundanzreparatur (redundancy repair): Ersetzen von Zeilen oder Spalten mit defekten Speicherzellen durch vorab bereitgestellte Ersatzzeilen oder -spalten. Die Defektstellen werden durch Tests gefunden und die Umschaltung erfolgt mit Fuses oder Ähnlichem. Das verbessert die Ausbeute erheblich.
Rowhammer: DRAM-Phänomen, bei dem das wiederholte Aktivieren derselben Zeile in kurzer Zeit Ladung aus Zellen benachbarter Zeilen abzieht und deren Daten kippt. Da es für Angriffe ausgenutzt werden kann, sind Gegenmaßnahmen in DRAMs und Speichercontrollern eingebaut.
Speicherwand (memory wall): Das Problem, dass Speicherbandbreite und -latenz sich langsamer verbessern als die Prozessorleistung und so die Gesamtleistung begrenzen. HBM, größere Caches und fortgeschrittenes Packaging werden dagegen eingesetzt.
Vorladung (precharge): Aufladen der Bitleitungen auf ein festgelegtes Potenzial (in DRAM etwa die halbe Versorgungsspannung) vor einem Lesevorgang. In DRAM bedeutet es auch das Schließen der geöffneten Zeile, um die Aktivierung der nächsten vorzubereiten.
Wortleitung: Die mit den Gates der Speicherzellen-Transistoren verbundene Leitung, die die zu lesende oder zu schreibende Zeile auswählt.

SRAM und Flash-SpeicherÜbungsfragen →

3D-NAND (3D NAND): NAND-Flash, bei dem Speicherzellen in vielen Lagen vertikal gestapelt sind, um die Kapazität zu erhöhen. Er wurde eingeführt, um die Grenzen der planaren Skalierung zu überwinden; die Lagenzahl liegt inzwischen über 200.
6T-SRAM-Zelle: Die SRAM-Speicherzelle aus zwei kreuzgekoppelten Invertern (vier Transistoren) und zwei Zugriffstransistoren.
Charge-Trap-Zelle (charge-trap cell): Flash-Speicherzelle, die Elektronen statt in einem Floating Gate in Traps einer Isolierschicht wie Siliziumnitrid speichert. Sie wird hauptsächlich in 3D-NAND verwendet.
Floating Gate: Elektrode in einer Flash-Speicherzelle, die vollständig von Isolator umgeben ist. Gespeicherte Elektronen verschieben die Schwellenspannung des Transistors, sodass Daten auch ohne Spannungsversorgung erhalten bleiben.
Fowler-Nordheim-Tunneln (Fowler-Nordheim tunneling): Strom, der fließt, wenn ein starkes elektrisches Feld Elektronen durch die dreieckige Barriere eines dünnen Isolators tunneln lässt. Er dient zum Programmieren und Löschen von NAND-Flash.
Garbage Collection: Bei einer SSD das Verschieben der noch gültigen Daten aus Blöcken mit ungültigen Daten und das anschließende Löschen dieser Blöcke, um freien Platz zu schaffen.
NAND-Flash-Speicher: Nichtflüchtiger Speicher, bei dem die Speicherzellen in Reihe geschaltet sind. Er ist dicht gepackt, lässt sich leicht zu großen Kapazitäten skalieren und wird in SSDs und Speicherkarten verwendet.
Nichtflüchtiger Speicher: Speicher, der gespeicherte Daten auch ohne Spannungsversorgung behält, etwa Flash-Speicher und MRAM. DRAM und SRAM sind flüchtig.
NOR-Flash-Speicher: Flash-Speicher mit parallel geschalteten Zellen. Wahlfreies Lesen ist schnell; er wird zur Programmspeicherung für Mikrocontroller und Ähnliches verwendet.
NVMe: Schnittstellenstandard für schnellen Zugriff auf SSDs, die über PCI Express angebunden sind. Er verarbeitet viele Befehle parallel und hat geringere Latenz als das für HDDs entworfene SATA.
Read Disturb: Bei NAND-Flash die allmähliche Verschiebung der Schwellenspannung ungelesener Zellen durch die schwache Spannung, die beim vielfachen Lesen desselben Blocks an sie angelegt wird.
Schreibverstärkung (write amplification): Der Umstand, dass die tatsächlich in den Flash geschriebene Datenmenge die vom Host geschriebene übersteigt, etwa wegen Garbage Collection. Je größer sie ist, desto kürzer ist die Lebensdauer der SSD.
SLC (Single-Level-Zelle, single-level cell): Flash-Format, das ein Bit pro Zelle speichert. Mit nur zwei Schwellenspannungszuständen ist es schneller und langlebiger als Mehrebenen-Formate.
TLC (Triple-Level-Zelle, triple-level cell): Flash-Format, das drei Bit pro Zelle speichert und acht Schwellenspannungszustände unterscheidet. Es senkt die Kosten pro Bit, verringert aber die Haltbarkeit. Vier Bit pro Zelle sind QLC.
TRIM: Befehl, mit dem das Betriebssystem einer SSD mitteilt, welche Bereiche zu gelöschten Dateien gehören. Das Wissen, welche Daten nicht mehr gebraucht werden, macht die Garbage Collection effizienter.
Wear-Leveling (Verschleißausgleich): Eine Technik, die Schreibvorgänge verteilt, damit sich Neuschreibungen nicht auf bestimmte Flash-Blöcke konzentrieren, und so die Lebensdauer des Speichers verlängert.

Neuartige SpeicherÜbungsfragen →

3D XPoint: Von Intel und Micron gemeinsam entwickelter nichtflüchtiger Crosspoint-Speicher. Er stapelte Phasenwechselmaterial mit OTS-Selektoren und wurde als Optane verkauft, doch das Geschäft wurde 2022 abgewickelt.
Chalkogenid (chalcogenide): Verbindung mit Elementen der Gruppe 16 wie Schwefel, Selen oder Tellur. Sie dient als Speichermaterial von Phasenwechselspeichern (etwa GST) und in Selektoren (OTS), die oberhalb einer Schwellenspannung abrupt einschalten.
Crosspoint-Speicher (cross-point memory): Speicher mit einem Speicherelement an jedem Kreuzungspunkt von Zeilen- und Spaltenleitungen. Er ist sehr dicht, doch in Reihe zu jedem Element liegt ein Selektor, der Schleichströme durch nicht ausgewählte Zellen verhindert.
FeFET (ferroelektrischer Feldeffekttransistor, ferroelectric FET): Transistor mit ferroelektrischem Gate-Isolator. Seine Schwellenspannung hängt von der Polarisationsrichtung ab, sodass ein einzelner Transistor Daten nichtflüchtig speichern und zerstörungsfrei auslesen kann.
FeRAM (ferroelektrischer Speicher): Nichtflüchtiger Speicher, der Information in der Polarisationsrichtung eines Ferroelektrikums speichert. Schreiben ist schnell und energiesparend; er wird unter anderem in IC-Karten verwendet.
Forming (electroforming): Initialisierungsschritt bei ReRAM, bei dem nach der Fertigung zuerst eine relativ hohe Spannung angelegt wird, um den leitfähigen Filament zu erzeugen, der später den Widerstand umschaltet.
In-Memory-Computing: Berechnungen wie Multiplizieren und Akkumulieren direkt im Speicherarray, um Datenbewegungen zwischen Speicher und Prozessor zu verringern. Der Einsatz von resistiven Elementen u. Ä. für KI-Inferenz wird erforscht.
Magnetischer Tunnelkontakt (MTJ): Eine Struktur mit dünner Isolierschicht zwischen zwei magnetischen Schichten. Der Widerstand ist niedrig bei paralleler und hoch bei antiparalleler Magnetisierung der Schichten. Er ist das Speicherelement des MRAM.
MRAM: Nichtflüchtiger Speicher, der Daten als Widerstandsunterschied speichert, der durch die Magnetisierungsrichtung eines magnetischen Tunnelkontakts (MTJ) entsteht.
PCM (Phasenwechselspeicher): Nichtflüchtiger Speicher, der Information im Unterschied zwischen dem kristallinen (niederohmigen) und amorphen (hochohmigen) Zustand eines Chalkogenidmaterials speichert.
ReRAM (resistiver Speicher): Nichtflüchtiger Speicher, bei dem durch Anlegen von Spannung leitende Pfade in einem Oxid oder Ähnlichem gebildet und aufgelöst werden und Information als Widerstandsunterschied gespeichert wird.
SOT-MRAM: MRAM, das die Magnetisierung durch Spin-Bahn-Drehmoment eines Stroms in einer Schwermetallschicht umklappt. Schreib- und Lesestrompfad sind getrennt, was schnelles, dauerhaftes Schreiben ermöglicht.
Storage-Class-Memory (storage-class memory): Nichtflüchtiger Speicher, der die Lücke bei Geschwindigkeit, Kapazität und Kosten zwischen DRAM und NAND-Flash schließen soll. Produkte auf Basis von 3D XPoint waren das bekannteste Beispiel.
STT-MRAM: MRAM, das schreibt, indem es die Magnetisierung der freien Schicht des MTJ mit dem Spin-Transfer-Drehmoment eines spinpolarisierten Stroms umklappt. Es ist als eingebetteter nichtflüchtiger Speicher in Serienfertigung.
TMR-Verhältnis (TMR ratio): Bei einem MTJ die Differenz der Widerstände im parallelen und antiparallelen Zustand, geteilt durch den Widerstand im parallelen Zustand. Je größer der Wert, desto leichter lassen sich 0 und 1 unterscheiden; MgO-Barrieren liefern große Werte.

CPUs und ArchitekturÜbungsfragen →

Amdahlsches Gesetz: Besagt, dass bei nur teilweiser Parallelisierung eines Programms die Gesamtbeschleunigung durch den nicht parallelisierbaren Anteil begrenzt wird. Bei 90 % Parallelisierung ist z. B. höchstens ein Faktor 10 möglich.
Befehlssatzarchitektur (ISA): Die Prozessorspezifikation aus Sicht der Software, einschließlich der unterstützten Befehle und Register. Beispiele sind x86, Arm und RISC-V.
Cache-Kohärenz: Mechanismus in Mehrkern-CPUs, der Kopien derselben Adresse in den Caches verschiedener Kerne konsistent hält, z. B. indem andere Kopien bei einem Schreibzugriff ungültig gemacht werden.
Cache-Speicher: Schneller, kleiner Speicher in der Nähe der CPU. Er hält häufig genutzte Daten vor, um den Geschwindigkeitsunterschied zum Hauptspeicher zu überbrücken. Meist aus SRAM aufgebaut.
DMA (Direct Memory Access): Mechanismus, der Daten direkt zwischen Peripherie und Speicher überträgt, ohne die CPU zu durchlaufen. So kann die CPU bei großen Übertragungen andere Aufgaben erledigen.
DVFS (dynamische Spannungs- und Frequenzskalierung): Dynamische Anpassung von Taktfrequenz und Versorgungsspannung an die Last. Da die dynamische Verlustleistung quadratisch mit der Spannung steigt, spart eine niedrigere Spannung bei geringer Last viel Energie.
GPU (Grafikprozessor): Abkürzung für Graphics Processing Unit: Prozessor mit vielen einfachen Ausführungseinheiten, der große Datenmengen parallel verarbeitet. Neben Grafik wird er häufig für Training und Inferenz von KI eingesetzt.
Interrupt (Unterbrechung): CPU-Mechanismus, der die laufende Aufgabe kurz anhält, um eine Anforderung, etwa von einem externen Gerät, zu bearbeiten, und danach zur ursprünglichen Aufgabe zurückkehrt.
IPC: Abkürzung für Instructions per Cycle: Anzahl der pro Takt ausgeführten Befehle. Sie beschreibt die Entwurfseffizienz; die Leistung entspricht etwa IPC mal Taktfrequenz. Der Kehrwert ist CPI.
Mikrocontroller (MCU): Kleiner Computer, der CPU, Speicher und Peripherie wie Timer und ADCs auf einem Chip vereint. Er steckt in Haushaltsgeräten, Fahrzeugen und anderen Geräten und steuert sie. Auch MCU genannt.
NPU (Neural Processing Unit): Spezialschaltung, die Inferenz neuronaler Netze schnell und mit geringem Stromverbrauch ausführt. Sie ist in SoCs von Smartphones und PCs integriert.
Out-of-Order-Ausführung: Befehle werden ausgeführt, sobald ihre Abhängigkeiten erfüllt sind, und zwar in anderer Reihenfolge als im Programm, um die Leistung zu steigern. Die Ergebnisse werden über einen Reorder-Buffer in Programmreihenfolge festgeschrieben.
Pipelining (Fließbandverarbeitung): Ein Verfahren, das die Befehlsverarbeitung in Stufen wie Holen, Dekodieren und Ausführen aufteilt und mehrere Befehle gleichzeitig, jeweils um eine Stufe versetzt, bearbeitet.
SIMD: Abkürzung für Single Instruction, Multiple Data: Ein Befehl führt dieselbe Operation gleichzeitig auf mehreren Datenelementen aus. Das beschleunigt Bildverarbeitung und KI-Berechnungen.
SMT (Simultaneous Multithreading): Technik, bei der ein CPU-Kern Befehle mehrerer Threads gleichzeitig verarbeitet und so seine Ausführungseinheiten besser auslastet. Intel nennt sie Hyper-Threading.
Sprungvorhersage (Branch Prediction): Eine Technik, die den Ausgang bedingter Sprünge vor ihrer Ausführung vorhersagt, sodass nachfolgende Befehle ohne Pipeline-Stillstand weiterlaufen können. Bei Fehlvorhersage muss die Arbeit wiederholt werden.
Superskalare Architektur: Prozessorentwurf, der pro Taktzyklus mehrere Befehle ausgibt und ausführt. Er besitzt mehrere Ausführungseinheiten und verarbeitet voneinander unabhängige Befehle parallel.
Systolisches Array: Gitterförmige Anordnung vieler Multiply-Accumulate-Einheiten, die Matrixprodukte berechnet, indem Daten schrittweise an Nachbareinheiten weitergereicht werden. Wird in KI-Beschleunigern verwendet.
TDP (Thermal Design Power): Richtwert für die Wärme, die eine CPU o. Ä. bei typischer hoher Last erzeugt. Kühlsysteme werden danach ausgelegt.
TLB (Translation Lookaside Buffer): Kleiner Cache für zuletzt verwendete Übersetzungen von virtuellen in physische Adressen. Er erspart bei jedem Zugriff das Durchlaufen der Seitentabellen im Speicher und beschleunigt die Adressübersetzung.
Virtueller Speicher: System, in dem Betriebssystem und Hardware die von einem Programm verwendeten Adressen (virtuelle Adressen) auf physische Speicheradressen abbilden. Jedes Programm erhält einen großen, eigenen Adressraum.
Von-Neumann-Architektur: Eine Rechnerorganisation, die Programme und Daten im selben Hauptspeicher hält und Befehle der Reihe nach holt und ausführt.

LeistungshalbleiterÜbungsfragen →

Bodydiode: Parasitäre Diode zwischen Source und Drain, die durch den Aufbau eines Leistungs-MOSFETs entsteht. Sie kann im Wechselrichter als Freilaufdiode dienen, doch ihre Sperrverzögerung (Reverse Recovery) muss beachtet werden.
DC-DC-Wandler: Schaltung, die eine Gleichspannung in eine andere umwandelt. Mit Schaltern, Induktivitäten und Kondensatoren senken Tiefsetzsteller (Buck) die Spannung und Hochsetzsteller (Boost) erhöhen sie.
Durchlasswiderstand (RDS(on)): Der Widerstand des Strompfads, wenn ein Leistungsbauelement eingeschaltet ist. Je kleiner, desto geringer die Durchlassverluste.
Gate-Treiber: Schaltung, die Steuersignale empfängt und das Gate eines Leistungsbauelements mit passender Spannung und ausreichendem Strom ansteuert. Viele enthalten Potentialtrennung oder Pegelwandlung, um High-Side-Schalter anzusteuern.
IGBT: Bipolartransistor mit isoliertem Gate. Er wird über ein MOS-Gate angesteuert und erreicht durch Leitfähigkeitsmodulation selbst bei hohen Sperrspannungen eine niedrige Durchlassspannung.
Kurzschlussfestigkeit: Zeit, die ein Leistungsbauelement einen Kurzschluss überlebt, z. B. wenn beide Wechselrichterschalter gleichzeitig leiten, ohne zerstört zu werden. Schutzschaltungen müssen den Strom innerhalb dieser Zeit abschalten.
Leistungs-MOSFET: Ein MOSFET, der für große Ströme und Spannungen ausgelegt ist. Er schaltet schnell und wird in Netzteilschaltungen und Ähnlichem breit eingesetzt.
Schaltverluste: Verluste, die beim Umschalten eines Leistungsbauelements zwischen Ein und Aus entstehen, wenn Spannung und Strom gleichzeitig vorhanden sind. Sie steigen mit der Schaltfrequenz.
Schweifstrom (Tail Current): Strom, der beim Abschalten eines IGBTs wie ein Schweif weiterfließt, weil gespeicherte Minoritätsträger ein sofortiges Absinken auf null verhindern. Er verursacht Abschaltverluste.
Selbstsperrend (Normally-off): Eigenschaft, bei 0 V Gate-Spannung keinen Strom zu leiten. Aus Sicherheitsgründen bei Leistungsbauelementen gefordert, da der Strom auch bei Ausfall der Ansteuerung stoppt.
SiC (Siliciumcarbid): Ein Halbleiter mit großer Bandlücke von etwa 3,3 eV. Seine hohe Durchbruchfeldstärke macht ihn geeignet für verlustarme Hochspannungs-Leistungsbauelemente.
Snubber-Schaltung: Netzwerk, z. B. aus Widerstand und Kondensator, parallel zu einem Leistungsbauelement, das beim Schalten auftretende Spannungsspitzen (Surges) und Schwingungen unterdrückt.
Soft Switching (weiches Schalten): Ein- oder Ausschalten, wenn Spannung über dem Schalter oder Strom durch ihn nahezu null ist, etwa beim Zero-Voltage-Switching (ZVS). Es verringert Schaltverluste und Störungen.
Superjunction-MOSFET: Leistungs-MOSFET, dessen Driftschicht abwechselnd p- und n-leitende Säulen enthält. Dadurch ist höhere Dotierung der Driftschicht ohne Einbuße an Sperrspannung möglich, und der Durchlasswiderstand liegt unter der üblichen Siliziumgrenze.
Totzeit (Dead Time): Kurzes Intervall beim Umschalten eines Wechselrichters, in dem oberer und unterer Schalter beide ausgeschaltet sind. Sie verhindert, dass beide gleichzeitig leiten und die Versorgung kurzschließen.

Bildsensoren und optische BauelementeÜbungsfragen →

Bayer-Muster: Farbfilteranordnung aus Rot, Grün, Grün und Blau über jedem 2×2-Pixelblock, mit zwei Grünfiltern, da das Auge für Grün am empfindlichsten ist. Fehlende Farben je Pixel werden aus den Nachbarn interpoliert (Demosaicing).
CCD-Bildsensor: Bildsensor, der die Ladungen der Pixel wie in einer Eimerkette weiterschiebt und an einer Ausgangsstufe in Spannung umwandelt. Er bot geringes Rauschen und hohe Bildqualität, verbrauchte aber mehr Strom; CMOS-Sensoren haben ihn in den meisten Anwendungen abgelöst.
CMOS-Bildsensor: Ein in CMOS-Technik gefertigter Bildsensor mit einem Verstärker in jedem Pixel. Er hat geringen Stromverbrauch, kann Peripherieschaltungen integrieren und dominiert bei Smartphone-Kameras und mehr.
Dunkelstrom: Strom, der in einer Photodiode auch ohne Licht fließt, z. B. durch thermische Erzeugung von Ladungsträgern. Er steigt mit der Temperatur und zeigt sich als Rauschen in dunklen Bildern.
Festmusterrauschen (Fixed-Pattern Noise): Rauschen, das jedes Mal an derselben Stelle auftritt und durch Unterschiede zwischen Pixeln oder Ausleseschaltungen entsteht. Es wird durch korrelierte Doppelabtastung oder Kalibrierung beseitigt.
Fotodiode: Eine Diode, die bei Lichteinfall Ladung (Strom) erzeugt. Wird als lichtempfangendes Element in Bildsensorpixeln verwendet.
Gestapelter CMOS-Bildsensor (Stacked CMOS Image Sensor): Bildsensor, dessen Pixelarray und Signalverarbeitungsschaltung auf getrennten Chips gefertigt und verbunden (gebondet) werden. Jeder kann den passendsten Prozess nutzen; der Chip wird kleiner und die Verarbeitung schneller.
Global Shutter: Ein elektronisches Verschlussverfahren, das alle Pixel gleichzeitig belichtet. Anders als der zeilenweise auslesende Rolling Shutter verzerrt er bewegte Objekte nicht.
Korrelierte Doppelabtastung (CDS): Bildung der Differenz zwischen der Pixelspannung direkt nach dem Reset und der Spannung beim Auslesen des Signals. Sie beseitigt Reset-Rauschen und pixelweise Offsets.
Mikrolinse: Winzige Linse über jedem Pixel eines Bildsensors. Sie sammelt Licht und lenkt es effizient auf die Photodiode, was die Empfindlichkeit erhöht.
Pinned Photodiode (vergrabene Photodiode): Photodiode mit stark dotierter p+-Schicht an der Oberfläche, die den Sammelbereich von der Grenzfläche fernhält. Sie unterdrückt Dunkelstrom aus Grenzflächenzuständen und erlaubt vollständigen Ladungstransfer; Standard in CMOS-Bildsensoren.
Quanteneffizienz: Der Anteil einfallender Photonen, der in Signalelektronen umgewandelt wird. Je höher, desto besser die Empfindlichkeit.
Rolling Shutter: Ausleseverfahren, bei dem Pixelzeilen nacheinander belichtet und gelesen werden. Es ist einfach, doch schnell bewegte Objekte erscheinen verzerrt. Gleichzeitige Belichtung aller Pixel ist ein Global Shutter.
Rückseitenbelichteter Sensor (BSI): Eine Bildsensorstruktur, bei der das Licht von der Substratrückseite einfällt, wo keine Verdrahtung liegt. Das Licht wird nicht von der Verdrahtung blockiert, daher bleibt die Empfindlichkeit auch bei kleinen Pixeln hoch.
Schrotrauschen (Shot Noise): Rauschen durch statistische Schwankung der Zahl von Photonen oder Elektronen. Bei einem Signal von N Elektronen ist es proportional zu √N, bei wenig Licht also relativ größer.
SPAD (Einzelphotonen-Lawinendiode): Photodetektor, der oberhalb der Durchbruchspannung betrieben wird, sodass schon ein einzelnes Photon einen großen Lawinenpuls auslöst. Er dient der Entfernungsmessung, z. B. in LiDAR.
ToF (Time of Flight, Laufzeitmessung): Entfernungsmessung aus der Zeit, die Licht zu einem Objekt und zurück braucht. ToF-Sensoren werden bei Gesichtserkennung, Robotik und Fahrzeug-LiDAR eingesetzt.
Vollwellkapazität (Full-Well Capacity): Maximale Zahl von Elektronen, die ein Bildsensorpixel speichern kann. Je größer sie ist, desto heller darf die Szene sein, bevor Lichter abgeschnitten werden; der Dynamikumfang wächst.

VerbindungshalbleiterÜbungsfragen →

2DEG (zweidimensionales Elektronengas): Dichte Elektronenschicht, die an einer Heteroübergangsgrenzfläche wie AlGaN/GaN eingeschlossen ist. Mit geringer Störstellenstreuung und hoher Beweglichkeit dient sie als Kanal eines HEMT.
Direkter Halbleiter (direkte Bandlücke): Eine Bandstruktur, bei der Leitungsbandunterkante und Valenzbandoberkante bei derselben Wellenzahl liegen. Die Rekombination von Elektronen und Löchern setzt effizient Licht frei. Beispiel: GaAs.
Effizienz-Droop: Abnahme der Lichtausbeute von InGaN-LEDs bei steigendem Strom. Als eine Ursache gilt die Auger-Rekombination.
Ga2O3 (Galliumoxid): Oxidhalbleiter mit einer Bandlücke von etwa 4,5-4,9 eV, noch größer als bei SiC oder GaN. Die Kristalle lassen sich aus der Schmelze züchten; er wird als Material für Leistungshalbleiter der nächsten Generation erforscht.
GaAs (Galliumarsenid): III-V-Verbindungshalbleiter aus Gallium und Arsen mit direkter Bandlücke von etwa 1,42 eV. Seine hohe Elektronenbeweglichkeit macht ihn nützlich für Hochfrequenztransistoren sowie Infrarot-LEDs und -Laser.
GaN (Galliumnitrid): Ein III-V-Verbindungshalbleiter mit einer Bandlücke von etwa 3,4 eV. Wird in blauen LEDs sowie in Hochfrequenz- und Leistungsbauelementen verwendet.
Halbleiter mit großer Bandlücke (Wide-Bandgap): Halbleiter mit größerer Bandlücke als Silizium, etwa SiC und GaN. Ihre hohe Durchbruchfeldstärke macht sie stark für Hochspannungs- und Hochtemperaturbetrieb.
HEMT (Transistor mit hoher Elektronenbeweglichkeit): Ein Transistor, der das an einer Heteroübergangsgrenzfläche gebildete zweidimensionale Elektronengas mit hoher Beweglichkeit als Kanal nutzt. Er wird in Hochfrequenz- und Hochleistungsanwendungen eingesetzt.
III-V-Verbindungshalbleiter: Halbleiter aus Elementen der Gruppe III (Ga, In, Al usw.) und der Gruppe V (As, P, N usw.), etwa GaAs, InP und GaN.
InP (Indiumphosphid): Verbindungshalbleiter aus Indium und Phosphor. Als Substrat für gitterangepasste Schichten wie InGaAs dient er für Glasfaserlaser, Photodetektoren und schnelle Transistoren.
Mischkristall-Halbleiter: Halbleiterkristall aus mehreren gemischten Elementen, z. B. AlGaAs oder InGaN. Durch Ändern der Zusammensetzung lassen sich Bandlücke und Gitterkonstante stufenlos einstellen.
MMIC: Abkürzung für Monolithic Microwave Integrated Circuit: Hochfrequenz-IC, das Transistoren zusammen mit passiven Bauteilen wie Induktivitäten und Kondensatoren auf einem Substrat wie GaAs integriert.
Quantentopf (Quantum Well): Struktur, in der eine wenige Nanometer dünne Schicht mit kleiner Bandlücke zwischen Schichten mit größerer Bandlücke eingebettet ist. Sie schließt Ladungsträger ein und fördert die Rekombination; sie dient als aktive Schicht von LEDs und Lasern.
VCSEL (oberflächenemittierender Laser mit vertikalem Resonator): Halbleiterlaser, der Licht senkrecht zum Substrat abstrahlt. Er lässt sich auf dem Wafer testen und leicht zu 2D-Arrays anordnen; daher dient er in Datenverbindungen und als Lichtquelle für Gesichtserkennung.
Vegardsche Regel: Empirische Regel, nach der die Gitterkonstante einer Legierung nahezu linear mit der Zusammensetzung variiert. Sie dient dazu, die zu einem Substrat gitterangepasste Zusammensetzung zu bestimmen.
Wurtzit-Struktur: Hexagonale Kristallstruktur von GaN, ZnO u. a. Sie besitzt Polarisation entlang bestimmter Kristallrichtungen, die das 2DEG in GaN-HEMTs erzeugt.

Fortschrittliche Transistoren (FinFET und GAA)Übungsfragen →

CFET (komplementärer FET): Eine Struktur, die nMOS- und pMOS-Transistoren vertikal stapelt. Sie wird entwickelt, weil sie die Fläche von CMOS-Schaltungen stark verkleinern könnte.
DTCO (Entwurf-Technologie-Co-Optimierung): Optimierung von Zellfläche und Leistung durch gemeinsame Betrachtung von Schaltungsentwurf und Prozesstechnik, da die Skalierung schwieriger wird.
EOT (äquivalente Oxiddicke): Die Dicke von SiO2, die dieselbe Gatekapazität wie ein Gateisolator, etwa ein High-k-Film, ergäbe. Ein physisch dicker Film kann eine kleine EOT haben, also hohe Kapazität bei begrenztem Tunnelstrom.
FD-SOI (vollständig verarmtes SOI): Transistoren werden in einer sehr dünnen Siliziumschicht auf vergrabenem Oxid gebaut, sodass der Kanal vollständig verarmt ist. Der Kanal kann schwach dotiert sein, und über Body-Bias lässt sich die Einsatzspannung leicht einstellen.
FinFET: Ein 3D-Transistor, dessen Kanal wie eine Finne aufrecht steht und vom Gate an drei Seiten umschlossen wird. Er unterdrückt Kurzkanaleffekte gut.
GAA (Gate-all-around): Eine Transistorstruktur, bei der das Gate den Kanal von allen Seiten umschließt. Sie steuert den Strom besser als FinFET und wird in den Generationen nach FinFET eingesetzt.
Gate-last (Replacement-Metal-Gate): Der Transistor wird zunächst mit einem Dummy-Gate gebaut; nach Hochtemperaturschritten wie der Source/Drain-Aktivierung wird dieses entfernt und durch ein High-k-Dielektrikum und ein Metallgate ersetzt.
High-k/Metall-Gate: Die Kombination aus Gate-Isolator mit hoher Dielektrizitätskonstante und Metall-Gate-Elektrode. Sie hält die Gate-Kapazität hoch und unterdrückt zugleich den Gate-Leckstrom.
Nanosheet-Transistor: Eine GAA-Transistorstruktur, die mehrere dünne, plattenförmige Siliziumkanäle vertikal stapelt, jeweils vom Gate umschlossen. Der Strom lässt sich über die Sheet-Breite einstellen.
SADP (selbstjustierte Doppelstrukturierung): Auf den Seitenwänden einer Kernstruktur werden Spacer gebildet, der Kern wird entfernt, und die Spacer dienen als Maske für einen halb so großen Rasterabstand, wie ihn die Lithografie allein erlaubt. Zweimaliges Anwenden ist SAQP.
Zufällige Dotierstoffschwankung (RDF): Schwankung der Einsatzspannung bei kleinen Transistoren, verursacht durch statistische Unterschiede in Anzahl und Lage der Dotieratome im Kanal. FinFETs und FD-SOI, die schwach dotierte Kanäle erlauben, verringern sie.

MEMS und SensorenÜbungsfragen →

Anodisches Bonden: Verbinden von Silizium mit natriumhaltigem Glas durch gemeinsames Erhitzen unter angelegter Spannung. Es wird z. B. zum Versiegeln von MEMS-Bauelementen eingesetzt.
Beschleunigungssensor: Ein Sensor, der Beschleunigung anhand der Bewegung einer kleinen, federgelagerten Masse erfasst. Er dient unter anderem zur Lageerkennung von Smartphones und in Airbags.
Bosch-Prozess (Deep RIE): Trockenätztechnik, die kurze Ätz- und Seitenwand-Passivierungsschritte abwechselt, um tiefe, senkrechte Löcher und Gräben in Silizium zu ätzen. Sie wird für MEMS und TSVs verwendet.
Coriolis-Kraft: Eine Scheinkraft, die senkrecht zur Bewegung eines Objekts in einem rotierenden Bezugssystem wirkt. Schwingende MEMS-Gyroskope erfassen die Drehrate anhand der dadurch verursachten Auslenkung.
Drehratensensor (Gyroskop): Ein Sensor, der die Drehrate (Winkelgeschwindigkeit) erfasst. MEMS-Versionen nutzen die auf eine schwingende Struktur wirkende Corioliskraft.
Hall-Sensor: Sensor, der Magnetfelder mithilfe des Hall-Effekts erfasst: Ein Magnetfeld an einem stromdurchflossenen Halbleiter erzeugt eine Spannung senkrecht zu beiden. Er dient z. B. zur Erfassung der Motordrehung.
Kapazitive Detektion: Ein Verfahren, das Auslenkung, Druck und Ähnliches anhand von Kapazitätsänderungen zwischen beweglichen und festen Elektroden erfasst. Weit verbreitet in MEMS-Sensoren.
MEMS (mikroelektromechanische Systeme): Micro-Electro-Mechanical Systems. Bauelemente, die mithilfe der Halbleiter-Mikrofertigung winzige mechanische Strukturen und elektronische Schaltungen integrieren.
Opferschichtätzen: Ein typisches MEMS-Fertigungsverfahren, bei dem eine temporäre Schicht (Opferschicht) unter einer Struktur weggeätzt wird, sodass Balken oder Membranen freigelegt und beweglich werden.
Piezoresistiver Effekt: Änderung des spezifischen elektrischen Widerstands eines Materials unter mechanischer Spannung. Er ist bei Silizium besonders groß und wird in Halbleiter-Drucksensoren und Ähnlichem genutzt.
Stiction (Haftreibung in MEMS): Das Festkleben winziger beweglicher MEMS-Teile am Substrat durch Oberflächenspannung oder Oberflächenhaftung, sodass sie sich nicht mehr bewegen. Es tritt oft beim Trocknen nach dem Entfernen der Opferschicht auf.

Front-End-Prozesse

SiliziumwaferÜbungsfragen →

Czochralski-Verfahren (CZ-Verfahren): Ein Verfahren zur Herstellung von einkristallinem Silizium, bei dem ein Impfkristall in die Siliziumschmelze im Tiegel getaucht und unter Drehen langsam herausgezogen wird.
DZ (Denuded Zone, defektfreie Zone): Schicht nahe der Waferoberfläche mit wenigen Defekten wie Sauerstoffausscheidungen, erzeugt durch Ausdiffusion von Sauerstoff bei der Wärmebehandlung. Bauelemente entstehen in dieser Schicht, während Ausscheidungen tiefer im Inneren das Gettern übernehmen.
FZ-Verfahren (Zonenschmelzen): Ein Verfahren, bei dem eine Zone eines Polysiliziumstabs geschmolzen und diese Schmelzzone weitergeführt wird, um einen Einkristall zu bilden. Ohne Tiegel ist der Sauerstoffgehalt niedrig, was sich für hochohmige Wafer eignet.
Gettern (Getterung): Eine Technik, die Metallverunreinigungen im Wafer mithilfe von Sauerstoffausscheidungen und Ähnlichem an Orten fernab der Oberfläche, auf der die Bauelemente entstehen, sammelt und bindet.
Ingot (Kristallblock): Zylindrischer Einkristallblock, z. B. nach dem CZ-Verfahren gezüchtet, vor dem Schneiden in Wafer. Die Enden werden entfernt und die Außenseite auf einheitlichen Durchmesser geschliffen, bevor er gesägt wird.
Kristallorientierung: Die Richtung von Kristallebenen und -achsen, ausgedrückt mit Millerschen Indizes wie (100). Die (100)-Oberfläche ist der Standard für Siliziumwafer für MOSFETs.
MCZ-Verfahren (CZ mit Magnetfeld): CZ-Variante, bei der ein Magnetfeld an den Tiegel angelegt wird, um die Konvektion der Schmelze zu unterdrücken. Die Sauerstoffkonzentration im Kristall lässt sich so leichter steuern; das Verfahren dient für Kristalle großen Durchmessers.
Monitorwafer: Wafer, der getrennt von den Produkten durch einen Prozess läuft, um Anlagen zu prüfen oder Schichtdicke und Partikel zu messen. Auch Testwafer genannt; er wird oft abgelöst, neu poliert und als aufbereiteter Wafer (Reclaim) wiederverwendet.
Necking (Halsbildung): Ziehen eines dünnen Halses direkt nach dem Keim zu Beginn des CZ-Ziehens. Versetzungen, die durch Thermoschock beim Eintauchen des Keims in die Schmelze entstehen, können so auswachsen; es entsteht ein versetzungsfreier Kristall.
Sauerstoffausscheidungen (BMD): Winzige Defekte, die in einem CZ-Siliziumwafer entstehen, wenn sich Sauerstoff bei der Wärmebehandlung ausscheidet. Sie heißen auch BMDs (Bulk Micro Defects) und dienen als Getterzentren, die Metallverunreinigungen einfangen.
Segregationskoeffizient: Verhältnis der Störstellenkonzentration im Kristall zu der in der Schmelze beim Erstarren. Für die meisten Störstellen liegt er unter 1, sodass sie sich in der Schmelze anreichern und der spätere Teil eines CZ-Kristalls mehr Störstellen enthält.
Siemens-Verfahren: Verfahren, bei dem Trichlorsilan mit Wasserstoff reduziert wird und hochreines polykristallines Silizium auf erhitzten Siliziumstäben abscheidet. Es ist der wichtigste Weg zur Herstellung von Rohsilizium für Halbleiter.
Slip (Gleitung): Defekt, bei dem sich Kristallebenen verschieben und Versetzungen entstehen, durch Spannungen aus Temperaturunterschieden oder dem Eigengewicht des Wafers bei Hochtemperaturprozessen großer Wafer. Er kann z. B. Overlay-Fehler verursachen.
SOI-Wafer: Wafer mit dünner Siliziumschicht auf einer vergrabenen Oxidschicht (BOX) über einem Siliziumsubstrat. Er wird z. B. durch Bonden eines wasserstoffimplantierten Wafers und Abspalten hergestellt. Die geringe parasitäre Kapazität eignet sich für FD-SOI-Bauelemente und MEMS.
Thermischer Donator: Sauerstoffcluster, die als Donatoren wirken, wenn CZ-Silizium um etwa 450 °C erhitzt wird. Da sie den spezifischen Widerstand des Wafers verändern, werden sie durch eine Behandlung bei höherer Temperatur aufgelöst.
Wafer-Notch (Kerbe): Eine kleine Aussparung am Waferrand, die die Kristallorientierung anzeigt. Wird bei Wafern ab 200 mm verwendet; kleinere Wafer hatten stattdessen einen Orientierungsflat (eine gerade Kante).

Epitaktisches WachstumÜbungsfragen →

4H-SiC: Der hauptsächlich für Leistungsbauelemente verwendete SiC-Polytyp. Er hat eine große Bandlücke von etwa 3,3 eV und eine relativ hohe Elektronenbeweglichkeit.
Autodotierung: Unbeabsichtigter Einbau von Dotierstoff aus dem Substrat oder anderswoher über die Gasphase in eine wachsende Epitaxieschicht. Sie ist ein Problem beim Wachsen schwach dotierter Schichten auf stark dotierten Substraten.
Durchstoßversetzung (Threading Dislocation): Versetzung, die durch die aufgewachsene Schicht bis zur Oberfläche verläuft. GaN auf Saphir oder Silizium hat hohe Dichten (etwa 10⁸-10⁹ cm⁻²), die Leistung und Zuverlässigkeit der Bauelemente verschlechtern.
Epitaxie (epitaktisches Wachstum): Eine Technik, bei der eine einkristalline dünne Schicht auf einem einkristallinen Substrat mit derselben Kristallorientierung wie das Substrat aufgewachsen wird.
Fehlpassungsversetzung (Misfit Dislocation): Versetzung an der Grenzfläche zwischen Kristallen mit unterschiedlicher Gitterkonstante, die Verspannung abbaut. Sie entsteht, wenn die aufgewachsene Schicht die kritische Dicke überschreitet.
Gitterfehlanpassung: Ein Unterschied im Atomabstand (Gitterkonstante) zwischen aufgewachsener Schicht und Substrat. Eine große Fehlanpassung verursacht Verspannung und Defekte wie Versetzungen.
Heteroepitaxie: Das Aufwachsen einer einkristallinen Schicht aus einem vom Substrat verschiedenen Material, etwa SiGe auf Silizium oder GaN auf Saphir. Das Wachstum desselben Materials heißt Homoepitaxie.
HVPE (Hydrid-Gasphasenepitaxie): Gasphasenabscheidung mit Galliumchlorid, das aus der Reaktion von HCl mit Gallium entsteht, und Ammoniak. Die sehr hohe Wachstumsrate wird genutzt, um dicke GaN-Kristalle für freistehende Substrate zu züchten.
Kritische Schichtdicke: Maximale Dicke, bis zu der eine gitterfehlangepasste Schicht verspannt wachsen kann, ohne Versetzungen zu bilden. Darüber entstehen Fehlpassungsversetzungen.
Laterales epitaktisches Überwachsen (ELO): Kristallwachstum aus Maskenöffnungen, wobei sich der Kristall seitlich über die Maske ausbreitet. Versetzungen von unten setzen sich nicht in die überwachsenen Bereiche fort, was Versetzungen in Materialien wie GaN verringert.
MBE (Molekularstrahlepitaxie): Epitaktisches Wachstum im Ultrahochvakuum, bei dem Ausgangsstoffe als Molekularstrahlen zum Substrat geführt werden. Sie steuert Dicke und Zusammensetzung auf Atomlagenebene und dient in der Verbindungshalbleiterforschung und für Quantenstrukturen.
MOCVD (metallorganische Gasphasenepitaxie): Ein Verfahren, das Kristalle mithilfe metallorganischer Verbindungen und Quellgasen wie Ammoniak aufwächst. Weit verbreitet für das Wachstum von Verbindungshalbleitern wie GaN und GaAs.
Selektives epitaktisches Wachstum: Ein Verfahren, das Kristall nur dort aufwachsen lässt, wo Silizium freiliegt, nicht auf von Isolierschicht bedeckten Bereichen. Es wird unter anderem für SiGe in Source und Drain von Transistoren genutzt.
SiGe (Silizium-Germanium): Legierung aus Silizium und Germanium mit größerer Gitterkonstante als Silizium. Epitaktisch gewachsen dient sie zum Verspannen von Kanälen, als Basis von HBTs und als Opferschicht in GAA-Transistoren.
Stapelfehler: Flächendefekt, bei dem die Stapelfolge der Atomebenen gestört ist. Er ist ein Problem in Epitaxieschichten, bei der thermischen Oxidation (OSF) und in SiC-Kristallen.
Stufenfluss-Wachstum (Step-Flow Growth): Wachstumsmodus, bei dem sich der Kristall von atomaren Stufen auf einem leicht fehlorientierten Substrat seitlich ausdehnt. Bei SiC sorgt er dafür, dass die Schicht den Polytyp des Substrats übernimmt.
Übergitter (Superlattice): Periodische Struktur aus abwechselnden Schichten verschiedener Materialien von je wenigen Nanometern Dicke. Sie zeigt elektronische Eigenschaften, die im Volumenkristall fehlen, und dient u. a. in Lasern und Pufferschichten.
Verspanntes Silizium (Strained Silicon): Silizium, dessen Bandstruktur durch mechanische Verspannung verändert wird, um die Ladungsträgerbeweglichkeit zu erhöhen. Zugspannung verbessert nMOS, Druckspannung pMOS; sie wird z. B. durch SiGe-Source/Drain-Gebiete und Nitridschichten erzeugt.

Oxidation und DiffusionÜbungsfragen →

Bewegliche Ionen: Ionen wie Natrium und Kalium, die sich im Gateoxid bewegen können. Sie driften mit Feld und Temperatur und verschieben die Schwellenspannung. Da sie z. B. aus menschlichem Schweiß stammen können, werden sie streng kontrolliert.
Deal-Grove-Modell: Modell der thermischen Oxidation, bei dem das Oxidationsmittel durch das Oxid diffundiert und an der Si/SiO2-Grenzfläche mit Silizium reagiert. Die Dicke wächst bei dünnen Oxiden linear mit der Zeit, bei dicken mit der Wurzel der Zeit.
Drive-in (Eintreiben): Bei der thermischen Diffusion der Hochtemperaturschritt nach dem Einbringen einer festen Dotierstoffmenge an der Oberfläche (Predeposition), der den Dotierstoff tiefer eintreibt.
Feuchte Oxidation: Thermische Oxidation in wasserdampfhaltiger Atmosphäre. Sie wächst schneller als die trockene Oxidation und dient der Herstellung dicker Oxide.
Formiergas-Temperung (Forming Gas Anneal): Wärmebehandlung in einem Gemisch aus Wasserstoff und Stickstoff (Formiergas). Wasserstoff sättigt offene Bindungen an der Si/SiO2-Grenzfläche ab und verringert Grenzflächenzustände.
Grenzflächenzustände: Energieniveaus in der Bandlücke an einer Halbleiter-Isolator-Grenzfläche, verursacht durch gebrochene Bindungen und ähnliche Defekte. Sie fangen Ladungsträger ein und geben sie frei, was Schwellenspannungsverschiebung, geringere Beweglichkeit und Rauschen verursacht.
LOCOS (lokale Oxidation): Ein Verfahren, das Bauelemente isoliert, indem nur die nicht von Nitrid bedeckten Bereiche dick oxidiert werden. An den Rändern entsteht ein schnabelartiges Eindringen (Vogelschnabel); es wurde durch STI ersetzt.
Oxidationsverstärkte Diffusion (OED): Schnellere Diffusion von Bor und Phosphor während der Oxidation als ohne, verursacht durch Silizium-Zwischengitteratome, die die Oxidation ins Silizium einbringt.
Oxinitrid (SiON): Gateoxid mit eingebautem Stickstoff. Es blockiert das Eindringen von Bor aus der Gateelektrode und hat eine etwas höhere Permittivität; daher diente es vor High-k-Schichten als Gateisolator.
RTP (schnelle thermische Behandlung): Erhitzen einzelner Wafer für wenige Sekunden auf hohe Temperatur, meist mit Lampen. Es ermöglicht Ausheilen und Wachstum dünner Oxide bei begrenzter unerwünschter Dotierstoffdiffusion.
STI (Shallow-Trench-Isolation): Isolation von Bauelementen durch Ätzen flacher Gräben ins Silizium, Füllen mit Isolator und Planarisieren per CMP. Anders als LOCOS hat sie keinen Vogelschnabel und ist die Standardisolation für ICs mit feinem Rastermaß.
Thermische Diffusion: Ein Dotierverfahren, bei dem Dotieratome bei hoher Temperatur in einen Halbleiter diffundieren. Sie breiten sich von Bereichen hoher zu niedriger Konzentration aus.
Thermische Oxidation: Ein Verfahren, bei dem durch Erhitzen in Sauerstoff oder Wasserdampf eine SiO2-Schicht auf Silizium entsteht. Es gibt trockene und feuchte Oxidation.
Trockene Oxidation: Thermische Oxidation mit trockenem Sauerstoff. Das Wachstum ist langsam, ergibt aber dichtes Oxid hoher Qualität, das unter anderem für Gate-Oxide verwendet wird.
Vogelschnabel (Bird's Beak): Bei LOCOS das schnabelförmige Eindringen von Oxid unter den Rand der Nitridmaske. Da es aktive Fläche verschwendet, führte es bei kleineren Strukturen zum Wechsel zu STI.

IonenimplantationÜbungsfragen →

Abschattung (Shadowing): Bei schräger Implantation der Effekt, dass hohe Strukturen wie Resist Schatten werfen, sodass manche Bereiche keine Implantation erhalten.
Ausheilen (Annealing): Wärmebehandlung. Wird unter anderem eingesetzt, um nach der Ionenimplantation Kristallschäden zu reparieren und Dotierstoffe zu aktivieren.
Channeling (Kanaleffekt): Ein Phänomen, bei dem Ionen durch Lücken zwischen Reihen von Kristallatomen laufen und tiefer als erwartet eindringen. Es wird unter anderem durch Kippen des Wafers während der Implantation verhindert.
Faraday-Becher (Faraday Cup): Vorrichtung, die einen Ionenstrahl auffängt und den entstehenden Strom misst. In Ionenimplantern dient sie zur Bestimmung der implantierten Dosis.
Festkörperlöslichkeit: Maximale Konzentration einer Störstelle, die sich bei gegebener Temperatur im Kristall lösen kann. Sie setzt die Obergrenze der elektrisch aktiven Dotierstoffkonzentration.
Halo-Implantation (Pocket-Implantation): Schräge Implantation von Dotierstoff desselben Typs wie der Kanal nahe den Source- und Drain-Rändern. Sie begrenzt die Ausdehnung der Drain-Verarmungszone und unterdrückt Kurzkanaleffekte.
Implantationsdosis: Die Zahl der pro Flächeneinheit implantierten Ionen bei der Ionenimplantation, angegeben in cm⁻². Sie wird durch Strahlstrom und Implantationsdauer festgelegt.
Ionenimplantation: Eine Technik, bei der Dotierstoffe ionisiert, beschleunigt und in den Wafer geschossen werden. Dosis und Tiefe lassen sich präzise steuern.
Laser-Anneal: Erhitzen nur des oberflächennahen Bereichs eines Wafers für extrem kurze Zeit mit Laserlicht. Es erreicht hohe Aktivierung fast ohne Diffusion.
Plasmadotierung (Plasma Doping): Implantation niederenergetischer Ionen, indem der Wafer direkt einem dotierstoffhaltigen Plasma ausgesetzt wird. Sie liefert hohe Dosen schnell und dotiert 3D-Strukturen wie Finnen recht gleichmäßig.
Projizierte Reichweite: Die mittlere Tiefe, in der implantierte Ionen zur Ruhe kommen. Sie ist bei höherer Beschleunigungsenergie und bei leichteren Ionen größer.
Retrograde Wanne (Retrograde Well): Wanne, deren Dotierung mit der Tiefe zunimmt, hergestellt durch Hochenergie-Implantation. Sie unterdrückt Punch-through und Latch-up, während die Kanaldotierung an der Oberfläche niedrig bleibt.
Spike-Anneal: Temperung, bei der der Wafer schnell auf hohe Temperatur gebracht und praktisch ohne Haltezeit wieder abgekühlt wird. Sie aktiviert Dotierstoffe bei begrenzter Diffusion, für flache Übergänge.
Transient verstärkte Diffusion (TED): Vorübergehende Beschleunigung der Diffusion von Bor und anderen Dotierstoffen zu Beginn des Ausheilens nach der Implantation, verursacht durch überschüssige Silizium-Zwischengitteratome aus der Implantation. Sie erschwert flache Übergänge.
Voramorphisierungs-Implantation (PAI): Zuerst wird z. B. Germanium implantiert, um die Oberfläche amorph zu machen, sodass die folgende Implantation kein Channeling zeigt und ein flacher Übergang entsteht.

Abscheidung (CVD und PVD)Übungsfragen →

ALD (Atomlagenabscheidung): Atomic Layer Deposition. Ein Abscheideverfahren, das selbstlimitierende Oberflächenreaktionen von Precursor-Gasen wiederholt und so die Schichtdicke Atomlage für Atomlage steuert.
CVD (chemische Gasphasenabscheidung): Chemical Vapor Deposition. Ein Verfahren, bei dem durch chemische Reaktionen von Quellgasen dünne Schichten auf einem Wafer abgeschieden werden.
Elektrostatischer Chuck: Mechanismus, der den Wafer durch elektrostatische Kraft auf seinem Tisch hält. Er funktioniert im Vakuum und erlaubt Rückseitengas zur Temperaturregelung; er wird in Abscheide- und Ätzanlagen breit eingesetzt.
Flächenselektive Abscheidung (Area-Selective Deposition): Wachstum einer Schicht nur an bestimmten Stellen, durch Ausnutzen von Unterschieden der darunterliegenden Materialien. Da sie Lithografie- und Ätzschritte einsparen kann, wird sie für fortschrittliche Verdrahtung erforscht und eingeführt.
Galvanische Abscheidung (Electroplating): Abscheiden von Metall, indem Strom durch ein Galvanikbad mit dem Wafer als Kathode fließt. Sie füllt Kupferleitbahngräben; Additive sorgen dafür, dass die Füllung von unten nach oben erfolgt.
HDP-CVD (Hochdichteplasma-CVD): CVD mit hochdichtem Plasma, bei der abgeschieden wird, während Ionensputtern die Schicht an den Grabenöffnungen abträgt. Sie wurde genutzt, um schmale Gräben lunkerfrei mit Isolator zu füllen.
Kantenbedeckung (Step Coverage): Ein Maß dafür, wie gleichmäßig eine Schicht Seitenwände und Böden von Stufen und Löchern im Vergleich zu ebenen Flächen bedeckt. ALD liefert eine hervorragende Kantenbedeckung.
LPCVD (Niederdruck-CVD): Thermische CVD bei vermindertem Druck. Schnellere Gasdiffusion ergibt gute Schichtdickengleichmäßigkeit und Kantenbedeckung, und in einem Vertikalofen lassen sich viele Wafer gleichzeitig bearbeiten. Sie dient für Polysilizium- und Nitridschichten.
Magnetron-Sputtern: Sputtern mit Magneten hinter dem Target, die Elektronen nahe dem Target einfangen und die Plasmadichte erhöhen. Es steigert die Abscheiderate und ist heute das gängige Sputterverfahren.
PECVD (plasmaunterstützte CVD): CVD, bei der Quellgase durch Plasma zersetzt werden, um Schichten abzuscheiden. Sie scheidet bei niedrigeren Temperaturen ab als thermische CVD und wird unter anderem für Isolierschichten in Verdrahtungsschritten verwendet.
Reaktives Sputtern: Sputtern eines Metalltargets in einer Atmosphäre mit reaktivem Gas wie Stickstoff oder Sauerstoff, um Nitrid- oder Oxidschichten zu erzeugen. Es dient für Schichten wie Titannitrid (TiN).
Schleuderbeschichtung (Spin Coating): Eine Flüssigkeit wird in der Mitte des Wafers aufgetragen und der Wafer schnell gedreht, sodass die Zentrifugalkraft einen dünnen, gleichmäßigen Film verteilt. Sie dient für Photoresist und Spin-on-Dielektrika.
Sputtern (Kathodenzerstäubung): Eine Art der PVD, bei der Ionen eines Plasmas auf ein Target prallen und die herausgeschlagenen Atome auf dem Wafer abgeschieden werden.
TEOS: Abkürzung für Tetraethoxysilan, eine flüssige siliziumorganische Verbindung, die weithin als Ausgangsstoff für CVD-Siliziumoxid dient. Sie liefert Oxidschichten mit guter Kantenbedeckung.
Vakuumaufdampfen: Schichtbildung, indem ein Material im Vakuum bis zum Verdampfen erhitzt wird und auf dem Substrat kondensiert. Elektronenstrahlheizung beherrscht Materialien mit hohem Schmelzpunkt, doch die Kantenbedeckung ist schlecht.

LithografieÜbungsfragen →

ArF-Excimerlaser: Laser mit Argon und Fluor, der ultraviolettes Licht von 193 nm abstrahlt. Mit Immersion kombiniert ist die ArF-Immersionslithografie neben EUV ein Spitzenverfahren. Die 248-nm-Variante ist der KrF-Excimerlaser.
Bodenseitige Antireflexschicht (BARC): Unter dem Resist aufgetragene Schicht, die Stehwellen im Resist und Maßschwankungen über der Topografie unterdrückt, welche durch vom Substrat reflektiertes Licht entstehen.
Chemisch verstärkter Resist: Resist, in dem bei der Belichtung erzeugte Säure beim Post-Exposure-Bake (PEB) eine Reaktionskette katalysiert. Er braucht wenig Belichtungsdosis und ist ab KrF weit verbreitet, reagiert aber empfindlich auf basische Verunreinigungen.
EUV-Lithografie: Lithografie mit extrem ultraviolettem Licht der Wellenlänge 13,5 nm. Sie verwendet reflektive Optik und eine Vakuumumgebung.
Fotolack: Ein lichtempfindliches Material, dessen Löslichkeit im Entwickler sich bei Belichtung ändert. Beim Positivlack lösen sich die belichteten Bereiche, beim Negativlack bleiben sie stehen.
High-NA-EUV: EUV-Lithografie der nächsten Generation, die die numerische Apertur der Projektionsoptik von 0,33 auf 0,55 erhöht, um die Auflösung zu verbessern.
Immersionslithografie: Belichtung, bei der der Raum zwischen Linse und Wafer mit Wasser gefüllt ist. Sie erlaubt eine numerische Apertur über 1, sodass ArF-Excimerlaser feinere Muster erzeugen können.
Linienkantenrauheit (LER): Rauheit im Nanometerbereich entlang der Kanten feiner Resistlinien. Sie verursacht Linienbreitenschwankung (LWR) und führt zu Streuung der Transistoreigenschaften.
Mehrfachstrukturierung (Multiple Patterning): Erzeugen von Strukturen mit einem Rastermaß, das für eine einzelne Belichtung zu fein ist, indem sie auf mehrere Belichtungen oder Prozessschritte aufgeteilt werden. Die Aufteilung in zwei ist Double Patterning.
Nanoimprint-Lithografie: Übertragen von Mustern, indem eine Form mit feinen Strukturen in Resist auf dem Wafer gedrückt wird. Sie erzeugt feine Muster ohne teure Optik.
Numerische Apertur (NA): Ein Wert, der den Winkelbereich des Lichts angibt, den eine Linse sammeln kann. Eine größere NA ergibt eine höhere Auflösung.
OPC (optische Proximity-Korrektur): Eine Technik, die Maskenmuster vorab korrigiert und dabei die Verzerrung des abgebildeten Musters durch Lichtbeugung und Ähnliches vorwegnimmt.
Overlay (Überlagerungsgenauigkeit): Genauigkeit, mit der ein neues Muster relativ zu den in früheren Schritten erzeugten Mustern platziert wird. Versatz verursacht Fehler wie verfehlte Kontakte, daher wird er im Nanometerbereich kontrolliert.
Pellikel: Dünne Membran, die in geringem Abstand über einer Photomaske gespannt ist. Sie hält Partikel von der Maskenoberfläche fern; auf das Pellikel fallende Partikel liegen außerhalb des Fokus und werden nicht abgebildet.
Phasenschiebermaske: Photomaske, die die Phase des Lichts durch benachbarte Öffnungen verschiebt und über Interferenz Bildkontrast und Auflösung verbessert.
Photomaske (Retikel): Vorlage für die Belichtung, meist ein lichtblockierendes Muster auf einem Quarzsubstrat (bei EUV reflektierend). Bei verkleinernden Scannern wird sie viermal größer als das Muster auf dem Wafer gefertigt.
Positiver Photoresist: Photoresist, dessen belichtete Bereiche sich beim Entwickeln lösen und entfernt werden. Ein Resist, dessen belichtete Bereiche stehen bleiben, ist ein Negativresist.
Prozessfenster: Bereich von Belichtungsdosis und Fokus, in dem die Strukturmaße innerhalb der Toleranz bleiben. Je größer es ist, desto robuster ist die Fertigung gegenüber Schwankungen.
Scanner: Belichtungsanlage, die Maske und Wafer synchron unter einem Lichtspalt bewegt. Sie ist die gängige Lithografieanlage der Produktion und bildet das Maskenmuster in der Regel im Maßstab 1/4 ab.
Schärfentiefe (DOF): Fokusbereich, in dem ein Muster mit akzeptabler Qualität abgebildet wird. Eine höhere numerische Apertur verbessert die Auflösung, verringert aber die DOF, weshalb die Ebenheit des Wafers wichtig ist.

ÄtzenÜbungsfragen →

ALE (Atomlagenätzen): Ätzen durch abwechselnde Oberflächenmodifikation und Abtrag, sodass jeder Zyklus etwa eine Atomlage entfernt. Es ermöglicht extrem präzise Kontrolle der Ätztiefe.
Anisotropes Ätzen: Ätzen, das nur in eine bestimmte Richtung (hauptsächlich vertikal) fortschreitet. Erforderlich zur Strukturierung feiner Merkmale.
Antenneneffekt: Schädigung eines Gateoxids, wenn ein angeschlossener Leiter, etwa eine lange Leitung, beim Plasmaprozess wie eine Antenne Ladung sammelt. Entwurfsregeln begrenzen das Flächenverhältnis solcher Leitungen, um das zu verhindern.
ARDE (aspektverhältnisabhängiges Ätzen): Verlangsamung der Ätzrate in schmaleren, tieferen Strukturen, weil Ionen und Radikale den Boden schwerer erreichen. Auch Mikroloading-Effekt genannt.
Aspektverhältnis: Verhältnis von Tiefe zu Breite eines Lochs oder Grabens. Höhere Verhältnisse erschweren Ätzen und Abscheiden; Speicherlöcher in 3D-NAND erreichen mehrere Dutzend oder mehr.
Ätzselektivität: Beim Ätzen das Verhältnis der Ätzrate der Zielschicht zu der von Maske oder darunterliegender Schicht. Höhere Selektivität bedeutet weniger Schädigung der Unterschicht.
Endpunkterkennung: Erkennen des Moments, in dem die Zielschicht vollständig durchgeätzt ist, meist durch Beobachten von Änderungen im Emissionsspektrum des Plasmas.
Gepufferte Flusssäure (BHF): Mit Ammoniumfluorid gepufferte Flusssäure. Sie dient zum nasschemischen Ätzen von SiO2 mit stabiler Ätzrate und geringer Schädigung des Resists.
Hartmaske (Hard Mask): Widerstandsfähige Maske aus Nitrid, Kohlenstoff, Metall o. Ä., die verwendet wird, wenn Photoresist allein den Ätzprozess nicht übersteht, z. B. beim Tieflochätzen.
ICP (induktiv gekoppeltes Plasma): Verfahren, das mit HF-Strom in einer Spule ein hochdichtes Plasma erzeugt. Plasmadichte und Energie der auf den Wafer treffenden Ionen lassen sich so leicht unabhängig steuern.
Isotropes Ätzen: Ätzen, das vertikal und seitlich mit gleicher Rate fortschreitet. Es unterätzt die Maske (Unterätzung).
Nassätzen: Ätzen, bei dem Schichten durch Eintauchen in Chemikalien aufgelöst werden. Die Selektivität ist hoch und die Schädigung gering, doch es verläuft meist isotrop und eignet sich nicht für feine Strukturierung.
Plasma: Zustand, in dem ein Gas zu einem Gemisch aus Elektronen, Ionen und Radikalen (reaktiven Neutralteilchen) ionisiert ist. Es wird in vielen Prozessen genutzt, darunter Trockenätzen, Plasma-CVD und Veraschen.
Radikal: Neutrales Atom oder Molekül mit ungepaartem Elektron, chemisch sehr reaktiv. Plasmen enthalten weit mehr Radikale als Ionen, und sie treiben chemisches Ätzen und Abscheiden an.
RIE (reaktives Ionenätzen): Trockenätzen, das reaktive Spezies im Plasma mit durch ein elektrisches Feld beschleunigten Ionen kombiniert. Es ermöglicht vertikales, anisotropes Ätzen.
Seasoning (Konditionierung): Durchlauf von Dummy-Wafern vor dem Produkt, um den Zustand der Wände einer Ätzkammer (o. Ä.) zu stabilisieren, da Änderungen der Wände die Prozessergebnisse verändern.
Self-Bias (Eigenvorspannung): Negatives Gleichspannungspotential, das die Waferelektrode in einem kapazitiv gekoppelten Plasma von selbst annimmt. Es beschleunigt positive Ionen zum Wafer und unterstützt anisotropes Ätzen.
Trockenätzen: Materialabtrag mit Plasma oder Gas statt flüssiger Chemikalien. Durch Ionenbeschuss ist anisotropes Ätzen möglich, das für feine Muster unverzichtbar ist.
Überätzen (Overetch): Weiterätzen für eine festgelegte Zeit nach dem Endpunkt, damit die Schicht überall auf dem Wafer entfernt wird. Es erfolgt unter Bedingungen mit hoher Selektivität zur darunterliegenden Schicht.
Veraschen (Ashing): Entfernen von Photoresist, der nach dem Ätzen oder der Implantation nicht mehr gebraucht wird, durch Oxidation zu Asche, meist mit Sauerstoffplasma.

CMP und ReinigungÜbungsfragen →

Ceroxid (Ceria): Schleifmittel in CMP-Slurries. Es reagiert chemisch mit Oxid und hat hohe Selektivität zu Nitrid, weshalb es für STI-CMP verwendet wird.
CMP (chemisch-mechanisches Polieren): Chemical Mechanical Polishing. Planarisiert die Waferoberfläche durch Kombination der chemischen Wirkung einer Slurry mit mechanischem Polieren durch ein Pad.
Dishing (Muldenbildung): Ein CMP-Phänomen, bei dem die Mitte einer breiten Metallleitung zu stark poliert wird und eine schüsselartige Vertiefung entsteht.
Einzelwaferreinigung: Reinigungsverfahren, das jeweils einen Wafer bearbeitet. Es minimiert Kreuzkontamination und erlaubt Steuerung pro Wafer. Das gleichzeitige Eintauchen vieler Wafer in ein Becken ist die Batch-Reinigung.
Erosion: Beim CMP übermäßiges Polieren eines ganzen Bereichs dichter Leitbahnen einschließlich des Isolators, sodass er niedriger liegt als seine Umgebung. Zusammen mit dem Dishing breiter Leitbahnen ein typischer CMP-Defekt.
Megasonic-Reinigung: Ein Reinigungsverfahren, das Ultraschall von etwa 1 MHz auf die Reinigungslösung anwendet, um feine Partikel von Waferoberflächen zu entfernen.
Natives Oxid: Dünnes Oxid von etwa 1 nm Dicke, das sich bildet, wenn Silizium Luft oder Wasser ausgesetzt ist. Da es den Kontaktwiderstand erhöht und epitaktisches Wachstum stört, wird es unmittelbar vor solchen Schritten entfernt.
Pad-Konditionierung: Abtragen der Oberfläche eines CMP-Polierpads mit einem Diamantwerkzeug, um Textur und Slurry-Haltefähigkeit wiederherzustellen und die Abtragsrate zu stabilisieren. Auch Dressing genannt.
Prestonsche Gleichung: Empirische Regel, nach der die CMP-Abtragsrate proportional zum Produkt aus Polierdruck und Relativgeschwindigkeit zwischen Pad und Wafer ist.
RCA-Reinigung: Ein Reinigungsverfahren, das Partikel und organische Stoffe mit SC-1 (Ammoniak und Wasserstoffperoxid) und Metallverunreinigungen mit SC-2 (Salzsäure und Wasserstoffperoxid) entfernt.
SC-1 (APM): Gemisch aus Ammoniak, Wasserstoffperoxid und Wasser, das als Erstes bei der RCA-Reinigung verwendet wird. Es entfernt Partikel und organische Stoffe und ätzt die Oberfläche leicht an.
SC-2 (HPM): Gemisch aus Salzsäure, Wasserstoffperoxid und Wasser, das bei der RCA-Reinigung nach SC-1 zur Entfernung metallischer Verunreinigungen dient.
Slurry (Poliersuspension): Die beim CMP verwendete Flüssigkeit, in der feine Schleifpartikel in Chemikalien dispergiert sind. Sie ebnet Oberflächen durch Kombination chemischer Wirkung mit mechanischem Polieren.
SPM (Schwefelsäure-Peroxid-Gemisch): Gemisch aus Schwefelsäure und Wasserstoffperoxid. Seine starke Oxidationskraft entfernt organische Stoffe wie Resist.
Strukturkollaps (Pattern Collapse): Defekt, bei dem hohe, feine Strukturen beim Reinigen und Trocknen durch die Oberflächenspannung zwischen ihnen verbliebener Flüssigkeit umkippen oder aneinanderkleben.
Verdünnte Flusssäure (DHF): Mit Wasser verdünnte Flusssäure. Sie entfernt natives Oxid von Silizium und hinterlässt eine hydrophobe, wasserstoffterminierte Oberfläche.

VerdrahtungsprozesseÜbungsfragen →

Barrieremetall (Diffusionsbarriere): Ein dünner Metallfilm um Kupferleitungen, der verhindert, dass Kupfer in Isolierschichten oder Silizium diffundiert, etwa Ta oder TaN.
Black'sche Gleichung: Empirische Formel für die Lebensdauer einer Leitbahn unter Elektromigration in Abhängigkeit von Stromdichte und Temperatur. Die Lebensdauer ist umgekehrt proportional zu einer Potenz der Stromdichte und sinkt exponentiell mit steigender Temperatur.
Damascene-Verfahren: Ein Verfahren zur Herstellung von Leiterbahnen: Gräben werden in eine Isolierschicht geätzt, mit Metall gefüllt und überschüssiges Metall wird per CMP entfernt. Wird für Kupferverdrahtung verwendet.
Dual-Damascene-Verfahren: Der Graben für eine Leitbahn und das Loch für ein Via werden im Isolator gemeinsam hergestellt, zusammen mit Kupfer gefüllt und mit einem einzigen CMP-Schritt abgeschlossen. Dadurch sinkt die Zahl der Prozessschritte.
IR-Drop (Spannungsabfall): Der Abfall der an einer Schaltung ankommenden Versorgungsspannung, weil der Strom (I) durch den Widerstand (R) der Versorgungsleitungen fließt. Er erhöht die Verzögerung und kann Fehlfunktionen verursachen.
Keimschicht (Seed Layer): Ein dünner Kupferfilm, der vor der Kupfer-Galvanik durch Sputtern o. Ä. aufgebracht wird. Er stellt den leitfähigen Pfad für den Galvanikstrom bereit.
Low-k-Material: Ein Zwischenschichtdielektrikum mit niedriger Dielektrizitätskonstante. Es senkt die Kapazität zwischen Leitungen und verringert so Signalverzögerung und Stromverbrauch.
Luftspalt (Air Gap): Ein Teil des Isolators zwischen Leitbahnen wird als Hohlraum belassen. Da Luft eine relative Permittivität von etwa 1 hat, sinkt die Kapazität zwischen den Leitbahnen stark.
Mehrlagenverdrahtung: Eine Struktur, die viele durch Isolierschichten getrennte Leitungslagen stapelt und vertikal über Vias verbindet. Hochmoderne ICs haben mehr als zehn Lagen.
MOL (Middle of Line): Die Kontakte und lokalen Verbindungen, die Transistoren (FEOL) mit der mehrlagigen Verdrahtung (BEOL) verbinden. Mit der Skalierung ist ihr Widerstand gestiegen und begrenzt inzwischen die Leistung.
Passivierungsschicht: Eine als oberste Lage des Chips aufgebrachte Schicht, die die Schaltung vor Feuchtigkeit, Verunreinigungen und mechanischer Beschädigung schützt. Typische Materialien sind Siliziumnitrid und Polyimid.
RC-Verzögerung (RC delay): Signalverzögerung, bestimmt durch das Produkt aus Leitungswiderstand (R) und Kapazität (C). Sie nimmt zu, wenn die Skalierung die Leitungen dünner macht, und begrenzt die Leistung.
Rückseitige Stromversorgung (Backside Power Delivery): Die Versorgungsleitungen werden auf der Waferrückseite angeordnet, sodass die Vorderseitenverdrahtung für Signale frei bleibt. Das verringert den Spannungsabfall und die Routing-Überlastung.
Silizid: Verbindung aus Silizium und einem Metall, etwa NiSi oder TiSi2. Es wird auf Source-, Drain- und Gateoberflächen gebildet, um Widerstand und Kontaktwiderstand zu senken.
Skin-Effekt (Stromverdrängung): Hochfrequenter Strom konzentriert sich nahe der Oberfläche eines Leiters, was dessen effektiven Widerstand erhöht. Je höher die Frequenz, desto dünner ist die stromführende Oberflächenschicht.
Transistorkontakt (Contact): Die Verbindung zwischen Source, Drain oder Gate eines Transistors und der untersten Leitbahnebene. Er entsteht durch Füllen eines Kontaktlochs im Isolator mit Wolfram oder einem ähnlichen Metall.
Übersprechen (Crosstalk): Störung auf einer Leitung, wenn sich das Signal auf einer benachbarten Leitung ändert, hauptsächlich durch kapazitive Kopplung. Größere Abstände und Schirmleitungen verringern sie.
Via (vertikale Verbindung): Ein Leiter, der in einer mehrlagigen Verdrahtung die darüber- und darunterliegenden Leitbahnebenen elektrisch verbindet. Er entsteht, indem ein Loch im Isolator mit Metall gefüllt wird.

Prozessmaterialien (Gase und Chemikalien)Übungsfragen →

Arsin (AsH3): Gasförmige Verbindung aus Arsen und Wasserstoff, die zum Einbringen von n-Dotierstoff (Arsen) und zum Züchten von Verbindungshalbleitern wie GaAs dient. Sie ist extrem giftig.
Massendurchflussregler (MFC): Gerät in Abscheide- und Ätzanlagen, das den Massenstrom eines Gases genau misst und auf einem Sollwert hält.
Monosilan (SiH4): Gasförmige Verbindung aus Silizium und Wasserstoff, die als Ausgangsstoff für die CVD von Polysilizium, Siliziumoxid und Siliziumnitrid dient. Sie entzündet sich an Luft von selbst und wird daher streng kontrolliert gehandhabt.
NF3 (Stickstofftrifluorid): Gas, das unter anderem zur Reinigung von CVD-Kammern dient. Sein Treibhauspotenzial ist hoch, daher ist eine Verringerung der Emissionen erforderlich.
Phosphin (PH3): Gasförmige Verbindung aus Phosphor und Wasserstoff, die zum Einbringen von n-Dotierstoff (Phosphor) in Silizium dient. Sie ist extrem giftig.
Präkursor (precursor): Ausgangsverbindung, die bei CVD oder ALD zum gewünschten Film reagiert, etwa TEOS oder metallorganische Verbindungen.
Reinstwasser: Wasser, aus dem Ionen, Partikel und organische Stoffe weitestgehend entfernt wurden. Wird in großen Mengen zur Waferreinigung verwendet; die Reinheit wird unter anderem über den spezifischen Widerstand kontrolliert.
Spezialgase (specialty gases): Hochreine, giftige oder brennbare Gase für die Halbleiterfertigung, etwa Silan, Arsin und Phosphin. Sie werden unter strenger Kontrolle zugeführt.
TMAH: Tetramethylammoniumhydroxid, eine metallionenfreie organische Lauge, die als Entwickler für Fotolack dient. Vorsicht ist geboten, da es durch Hautaufnahme zu Vergiftungen führen kann.

Back-End und Prüfung

Gehäusetechnik und MontageÜbungsfragen →

BGA (Kugelgitteranordnung): Ball Grid Array. Ein Gehäuse mit hoher Anschlusszahl, bei dem Lotkugeln gitterförmig auf der Unterseite angeordnet sind.
CSP (Chip-Scale-Package): Sammelbegriff für Gehäuse, die auf nahezu die Chipgröße verkleinert sind. Sie sind in kompakten Geräten wie Smartphones weit verbreitet.
Die-Bonden (Die Attach): Ein vereinzelter Chip wird mit Klebstoff, Lot oder Sintermaterial an seiner Position auf einem Leadframe oder Gehäusesubstrat befestigt.
Drahtbonden (Wire Bonding): Ein Verfahren, bei dem die Bondpads des Chips mit dünnen Drähten aus Gold, Kupfer oder ähnlichen Metallen mit einem Leadframe oder Substrat verbunden werden.
Flip-Chip-Montage: Ein Montageverfahren, bei dem der Chip mit der Vorderseite nach unten platziert und über Bumps direkt mit dem Substrat verbunden wird. Die kurzen Verbindungen eignen sich für hohe Anschlusszahlen.
Leadframe (lead frame): Dünnes Metallblech, das das Pad zur Aufnahme des Chips und die äußeren Anschlüsse (Leads) vereint. Es wird in Gehäusen wie QFP verwendet.
Reflow-Löten: Lotpaste wird auf eine Leiterplatte gedruckt, Bauteile werden bestückt, und die gesamte Baugruppe wird in einem Ofen erhitzt, bis das Lot schmilzt. Es ist das Standardverfahren der Oberflächenmontage.
Rückseitenschleifen (Backgrinding): Schleifen der Waferrückseite vor dem Vereinzeln, um den Wafer für das Packaging zu verdünnen. Chips für Stapel werden auf einige zehn Mikrometer gedünnt.
Underfill: Harz, das bei der Flip-Chip-Montage in den Spalt zwischen Chip und Substrat gefüllt wird. Es verteilt die Spannungen durch unterschiedliche Wärmeausdehnung und schützt die Bump-Verbindungen.
Vereinzeln (Dicing): Zerteilen eines Wafers in einzelne Chips (Dies). Neben dem Sägen mit rotierendem Sägeblatt gibt es Verfahren wie Stealth Dicing, bei dem ein Laser im Inneren des Wafers eine modifizierte Schicht erzeugt.
Wärmewiderstand: Maß dafür, wie schwer Wärme abfließt, in °C/W. Verlustleistung mal Wärmewiderstand ergibt den Temperaturanstieg. Der Wärmewiderstand von der Sperrschicht zur Umgebung wird als θJA geschrieben.
WLP (Wafer-Level-Package): Ein Gehäuse, bei dem Umverdrahtung und Außenanschlüsse noch im Waferverbund vor dem Vereinzeln hergestellt werden. Das Ergebnis ist ein kleines Gehäuse in der Größe des Chips.

Test und InspektionÜbungsfragen →

ATE (automatische Testausrüstung, automatic test equipment): Gerät, das Testmuster an Chips anlegt, deren Ausgaben misst und automatisch über bestanden oder durchgefallen entscheidet. Wird auch Tester genannt.
ATPG (automatische Testmustererzeugung): Automatisches Erzeugen von Testmustern, die Fehler erkennen, aus der Netzliste einer Schaltung. Es wird zusammen mit Scan-Design verwendet.
BIST (integrierter Selbsttest): In den Chip eingebaute Testschaltung, die Testmuster selbst erzeugt und Ergebnisse selbst prüft. Sie wird z. B. häufig zum Testen von Speichern eingesetzt.
Burn-in (Voralterung): Ein Test, bei dem Produkte unter Belastung wie hoher Temperatur und hoher Spannung betrieben werden, um vor der Auslieferung Einheiten mit Frühausfällen auszusondern.
DFT (testgerechter Entwurf): Ein Entwurfsansatz, der Testfunktionen wie Scan-Ketten und BIST vorab in die Schaltung einbaut.
Fehlerabdeckung (Fault Coverage): Der Anteil der modellierten Fehler, die ein Satz von Testmustern erkennen kann. Je höher sie ist, desto unwahrscheinlicher entkommen fehlerhafte Chips.
IDDQ-Test: Test, der den Ruhestrom einer CMOS-Schaltung misst und bei ungewöhnlich hohem Wert Defekte wie Brückenfehler anzeigt.
KGD (Known Good Die): Ein Chip, der vor dem Packaging als gut bestätigt wurde. Das ist wichtig, wenn mehrere Chips in einem Gehäuse sitzen, weil ein einziger fehlerhafter Chip das ganze Modul unbrauchbar macht.
Nadelkarte (probe card): Vorrichtung, die viele Nadeln (Probes) auf die Chip-Elektroden auf dem Wafer drückt, um sie elektrisch mit einem Tester zu verbinden.
Scan-Test (scan test): Testverfahren, das Scan-Ketten nutzt, die durch serielle Verknüpfung der Flipflops einer Schaltung entstehen, um interne Zustände zu setzen und zu beobachten.
Stuck-at-Fehler: Das grundlegende Fehlermodell beim Logiktest, das annimmt, dass eine Signalleitung fest auf 0 oder 1 hängt.
Wafertest (Prober-Test): Prüfung der elektrischen Eigenschaften jedes Chips auf dem Wafer, indem Nadeln auf die Pads aufgesetzt werden, noch vor dem Vereinzeln. Fehlerhafte Chips werden vor der Montage erkannt und nicht unnötig gehäust.

Messtechnik und AnalyseÜbungsfragen →

AFM (Rasterkraftmikroskop): Mikroskop, das eine scharfe Spitze über eine Probe führt und aus den Kräften zwischen Spitze und Oberfläche feine Oberflächentopografie misst. Es dient z. B. zur Bewertung der Oberflächenrauheit.
CD-SEM: Ein Rasterelektronenmikroskop zur Messung von Strukturlinienbreiten (Critical Dimensions). Wird zur Maßkontrolle nach Lithografie und Ätzen eingesetzt.
Defektinspektionssystem: Anlage, die Partikel und Strukturdefekte auf Wafern findet, etwa durch Erfassen von Streulicht oder durch Vergleich der Bilder benachbarter Dies.
EDX (energiedispersive Röntgenspektroskopie): Analyseverfahren, das die Energien charakteristischer Röntgenstrahlung unter einem Elektronenstrahl misst, um zu bestimmen, welche Elemente in welcher Menge vorhanden sind. Es wird mit REM oder TEM verwendet.
Ellipsometrie (ellipsometry): Messverfahren, bei dem polarisiertes Licht auf eine Probe fällt und aus der Änderung der Polarisation bei der Reflexion Dicke und Brechungsindex dünner Schichten bestimmt werden. Es ist zerstörungsfrei.
FIB (fokussierter Ionenstrahl): Gerät, das mit einem fein fokussierten Ionenstrahl Material abträgt oder abscheidet. Es dient zum Anfertigen von Querschnitten winziger Bereiche, zur Präparation dünner TEM-Proben und zur Schaltungsänderung.
REM (Rasterelektronenmikroskop, SEM): Mikroskop, das einen fein fokussierten Elektronenstrahl über eine Probe rastert und Sekundärelektronen und andere Signale erfasst, um die Oberfläche abzubilden. Es löst Strukturen von wenigen Nanometern auf, weit mehr als optische Mikroskope.
SIMS (Sekundärionen-Massenspektrometrie): Ein Verfahren, bei dem eine Probe mit Primärionen zerstäubt und die Sekundärionen massenspektrometrisch analysiert werden, um Dotierprofile über die Tiefe hochempfindlich zu messen.
TEM (Transmissionselektronenmikroskop): Mikroskop, das gedünnte Proben beobachtet, indem ein Elektronenstrahl sie durchdringt. Mit atomarer Auflösung zeigt es Querschnittsstrukturen und Kristalldefekte.
TXRF (Totalreflexions-Röntgenfluoreszenzanalyse): Analyseverfahren, bei dem Röntgenstrahlen unter streifendem Winkel einfallen und total reflektiert werden; die Fluoreszenzstrahlung von Spurenmetallverunreinigungen auf der Waferoberfläche wird dann empfindlich gemessen.
Vierspitzenmethode (four-point probe method): Verfahren, bei dem Strom durch die äußeren zwei von vier in einer Linie angeordneten Nadeln fließt und die Spannung an den inneren zwei gemessen wird, um den Schichtwiderstand von Wafern und dünnen Schichten zu bestimmen.
XPS (Röntgenphotoelektronenspektroskopie): Analyseverfahren, das aus den Energien der bei Röntgenbestrahlung emittierten Photoelektronen die Elemente in den obersten Nanometern einer Oberfläche und ihre chemischen Bindungszustände bestimmt.
XRD (Röntgenbeugung): Analyseverfahren, bei dem Röntgenstrahlen auf einen Kristall treffen und aus Winkeln und Intensitäten der gebeugten Strahlen Kristallstruktur, Gitterkonstante, Schichtverspannung und Kristallqualität bestimmt werden.

Ausbeute und QualitätskontrolleÜbungsfragen →

APC (fortgeschrittene Prozessregelung): Automatisches Anpassen der Prozesseinstellungen für das nächste Los oder den nächsten Wafer anhand früherer Messungen, etwa bei der Run-to-Run-Regelung. Es verringert die Streuung.
Ausbeute (Yield): Der Anteil guter Produkte an der Gesamtproduktion. Ein wesentlicher Faktor für die Fertigungskosten von Halbleitern.
FMEA (Fehlermöglichkeits- und Einflussanalyse): Methode, die mögliche Fehlerarten eines Produkts oder Prozesses auflistet, deren Auswirkungen und Schwere bewertet und Gegenmaßnahmen im Voraus plant.
Killerdefekt (killer defect): Defekt, der einen Chip ausfallen lässt, etwa Partikel oder Strukturfehler in Größe und Lage, die Kurzschlüsse oder Unterbrechungen in der Verdrahtung verursachen.
Pareto-Diagramm: Diagramm, das Positionen wie Fehlerarten als Balken in absteigender Häufigkeit zeigt, dazu eine Linie für den kumulierten Anteil. Es zeigt, welche Positionen zuerst angegangen werden sollten.
Poisson-Ausbeutemodell (Poisson yield model): Modell, das zufällig verteilte Defekte annimmt und die Ausbeute als Y = exp(−D×A) ausdrückt, wobei D die Defektdichte und A die Chipfläche ist.
Prozessfähigkeitsindex (Cpk): Kennzahl dafür, wie viel Spielraum die Streuung und die Mittelwertabweichung eines Prozesses relativ zu den Spezifikationsgrenzen lassen. Ein üblicher Richtwert ist 1,33 oder höher.
Qualitätsregelkarte: Diagramm, in dem Prozessmesswerte über die Zeit gegen eine Mittellinie und Eingriffsgrenzen (meist ±3σ) aufgetragen werden, um zu beurteilen, ob der Prozess stabil ist. Punkte außerhalb der Grenzen oder Läufe auf einer Seite weisen auf Probleme hin.
SPC (statistische Prozesslenkung, statistical process control): Methode zur Qualitätssicherung, bei der Prozessdaten etwa mit Regelkarten überwacht und Abweichungen statistisch erkannt werden.
Systematischer Defekt: Ein Defekt, der wegen Wechselwirkungen zwischen Design und Prozess wiederholt an bestimmten Mustern oder Stellen auftritt. Er wird von zufälligen Defekten durch Partikel unterschieden.
Ursache-Wirkungs-Diagramm (Ishikawa): Diagramm, das die Ursachen eines Problems (der Wirkung) in Form einer Fischgräte ordnet. Auch Fischgräten- oder Ishikawa-Diagramm genannt.

ZuverlässigkeitÜbungsfragen →

Arrhenius-Modell: Modell, in dem Reaktions- oder Degradationsraten mit der Temperatur wie exp(−Ea/kT) variieren. Es dient dazu, aus beschleunigten Tests bei höherer Temperatur die Lebensdauer bei Betriebstemperatur abzuschätzen.
Badewannenkurve: Eine Kurve, die zeigt, wie sich die Ausfallrate über die Zeit ändert. Sie besteht aus Frühausfall-, Zufallsausfall- und Verschleißphase und hat die Form einer Badewanne.
Elektromigration: Die durch elektrischen Strom verursachte Wanderung von Metallatomen in Leiterbahnen. Sie erzeugt Hohlräume und Hügel (Hillocks), die zu Unterbrechungen oder Kurzschlüssen führen.
ESD (elektrostatische Entladung): Plötzliche Entladung statischer Elektrizität von einer aufgeladenen Person oder einem Objekt. An einem IC-Pin kann sie Gateoxide und andere Strukturen zerstören, weshalb I/O-Pins Schutzschaltungen haben.
FIT (Failures in Time): Einheit der Ausfallrate: 1 FIT entspricht einem Ausfall pro Milliarde (10⁹) Bauteilstunden. Sie wird für Teile mit sehr niedriger Ausfallrate wie Halbleiter verwendet.
Heiße-Ladungsträger-Injektion (HCI): Degradation, bei der durch das starke Feld nahe dem Drain beschleunigte Ladungsträger in den Gateisolator injiziert werden, die Einsatzspannung verschieben und den Treiberstrom verringern.
Latch-up: Zustand, in dem eine parasitäre Thyristorstruktur in einer CMOS-Schaltung zündet und ein großer Strom dauerhaft zwischen Versorgung und Masse fließt. Er wird durch Anordnung der Wannenkontakte, Guard-Ringe und ähnliche Maßnahmen verhindert.
MTTF (mittlere Zeit bis zum Ausfall, mean time to failure): Durchschnittliche Zeit bis zum Ausfall eines nicht reparierbaren Produkts. Sie dient als Kennzahl für die Produktlebensdauer.
NBTI (Negative-Bias-Temperatur-Instabilität): Degradationsphänomen, bei dem der Betrag der Schwellenspannung eines pMOS unter negativer Gate-Spannung bei hoher Temperatur allmählich zunimmt.
Soft Error (temporärer Bitfehler): Vorübergehendes Kippen von in Speichern oder Flipflops gespeicherten Daten durch Neutronen der kosmischen Strahlung, Alphateilchen u. Ä. Das Bauteil wird nicht beschädigt, daher stellt erneutes Schreiben den korrekten Betrieb wieder her.
TDDB (zeitabhängiger dielektrischer Durchbruch, time-dependent dielectric breakdown): Phänomen, bei dem eine Isolierschicht unter dauerhafter Spannung schließlich durchbricht, selbst unterhalb ihrer Durchbruchspannung. Es dient zur Lebensdauerbewertung von Gateoxiden und Ähnlichem.
Weibull-Verteilung: Wahrscheinlichkeitsverteilung, die häufig zur Analyse von Lebensdauerdaten verwendet wird. Ihr Formparameter kann Frühausfälle, Zufallsausfälle und Verschleißausfälle abbilden.

Entwurf und Industrie

IC-Entwurfsablauf und EDAÜbungsfragen →

Clock Gating (Taktabschaltung): Stromspar-Entwurfstechnik, die den Takt für ruhende Schaltungsblöcke abschaltet und so unnötige Schaltleistung vermeidet.
DRC (Entwurfsregelprüfung, design rule check): Verifikation, die prüft, ob ein Layout die für die Fertigung nötigen geometrischen Regeln wie Linienbreiten und Abstände einhält.
FPGA: Chip, dessen Logikkonfiguration der Anwender nach der Fertigung neu programmieren kann. Er wird für Prototypen, Kleinserien und die ASIC-Verifikation verwendet.
High-Level-Synthese (HLS): Automatisches Erzeugen von RTL aus einem in C, C++ o. Ä. geschriebenen Algorithmus. Sie wird bei der Entwicklung von FPGAs und Beschleunigern eingesetzt.
Logiksynthese: Der Entwurfsschritt, der eine in RTL beschriebene Schaltung in eine Netzliste aus Gattern einer Zellbibliothek umwandelt.
LVS (Layout-versus-Schaltplan-Prüfung): Abkürzung für Layout versus Schematic: Prüfung, ob die aus dem Layout extrahierte Konnektivität mit dem Schaltplan bzw. der Netzliste übereinstimmt. Sie wird vor dem Tape-out immer zusammen mit DRC ausgeführt.
Netzliste (Netlist): Daten, die die Elemente (Zellen) einer Schaltung und ihre Verbindungen beschreiben. Sie ist das Ergebnis der Logiksynthese und die Eingabe für Place-and-Route und Timing-Analyse.
PDK (Prozess-Design-Kit): Der Satz an Entwurfsdaten, den eine Foundry den Entwicklern bereitstellt, darunter Entwurfsregeln, Bauelementemodelle, Zellbibliotheken und Verifikations-Regelsätze.
Platzierung und Verdrahtung (place and route): Entwurfsschritt, der aus der Netzliste der Logiksynthese die Zellen auf dem Chip anordnet (Platzierung) und die Verbindungen zwischen ihnen festlegt (Verdrahtung).
RTL (Register-Transfer-Ebene, register-transfer level): Entwurfsabstraktion, die Schaltungen dadurch beschreibt, wie Daten zwischen Registern bewegt und verarbeitet werden. Sie wird in Verilog oder VHDL geschrieben und ist die Eingabe der Logiksynthese.
SPICE: Schaltungssimulator, der Spannungen und Ströme in Schaltungen auf Transistorebene mithilfe von Bauelementemodellen detailliert berechnet. Er wird für analogen Entwurf und die Charakterisierung von Zellen verwendet.
STA (statische Zeitanalyse): Ein Verfahren, das die Verzögerung aller Pfade einer Schaltung ohne Testmuster berechnet und prüft, ob die Timing-Vorgaben eingehalten werden.
Standardzelle: Ein vorentworfener, vorverifizierter Baustein wie ein Logikgatter oder Flipflop. Die Zellen haben eine einheitliche Höhe, damit automatisches Place-and-Route sie aneinanderreihen und große Schaltungen aufbauen kann.
Tape-out (Entwurfsfreigabe): Übergabe der fertigen, verifizierten Layoutdaten an die Fertigung zur Maskenherstellung. Der Name stammt aus der Zeit, als Daten auf Magnetband geliefert wurden.

Reinräume und AnlagenÜbungsfragen →

EFEM (Equipment Front End Module): Abkürzung für Equipment Front End Module: die Einheit an der Vorderseite einer Anlage, die FOUPs öffnet und Wafer in sauberer Umgebung in die Anlage übergibt. Sie enthält Load Ports und einen Transferroboter.
FFU (Ventilator-Filter-Einheit): Einheit aus Ventilator und Hocheffizienzfilter. Felder davon in der Reinraumdecke blasen saubere Luft nach unten.
FOUP: Ein geschlossener Behälter für Transport und Lagerung von 300-mm-Wafern.
HEPA-Filter: Hocheffizienter Luftfilter, der mindestens 99,97 % der Partikel von 0,3 µm abscheidet. Filter, die noch feinere Partikel abscheiden, sind ULPA-Filter.
ISO 14644-1: Internationale Norm, die Reinraum-Reinheitsklassen anhand der Anzahl luftgetragener Partikel festlegt. Je kleiner die Zahl, desto sauberer.
Mini-Environment (Minienvironment): Nur der kleine Raum um die Wafer wird hochrein gehalten. Geschlossene Behälter wie FOUPs in Kombination mit EFEMs an den Anlagen senken die Reinheitsanforderung an den gesamten Raum und damit die Kosten.
Molekulare Kontamination in der Luft (AMC): Gasförmige Verunreinigungen in der Luft wie Säuren, Laugen und organische Stoffe. Partikelfilter entfernen sie nicht, daher werden chemische Filter eingesetzt.
OHT (Deckentransportsystem): Fahrzeuge, die entlang von Deckenschienen laufen und FOUPs automatisch zwischen Anlagen transportieren. Sie bilden das Rückgrat des automatisierten Transports in 300-mm-Fabs.
ULPA-Filter: Hochleistungs-Luftfilter, der noch feinere Partikel als ein HEPA-Filter abscheidet. Er wird in den Decken von Reinräumen mit hoher Reinheit eingesetzt.
Vertikalströmung (downflow): Luftführung im Reinraum, bei der saubere Luft über die gesamte Decke gleichmäßig nach unten zum Boden strömt und entstehende Partikel rasch unter den Boden abführt.

Umwelt, Gesundheit und SicherheitÜbungsfragen →

Abgasreinigungsanlage (abatement system): Anlage, die gefährliche Stoffe aus dem Abgas von Anlagen durch Verbrennung, Adsorption, Wasserwäsche und Ähnliches entfernt.
Gefährdungsbeurteilung (Risikobewertung): Gefahren von Tätigkeiten oder Chemikalien ermitteln, das Ausmaß der Risiken abschätzen und Gegenmaßnahmen nach Priorität festlegen.
GHS: Das global harmonisierte System, das chemische Gefahren durch Piktogramme und Sicherheitshinweise vermittelt.
Lockout/Tagout (LOTO): Verfahren, das vor Wartungsarbeiten Energiequellen wie Strom und Gas trennt und Schlösser und Anhänger anbringt, damit sie während der Arbeit niemand versehentlich wieder einschalten kann.
Lokale Absaugung: Einrichtung, die Gase und Nebel direkt an der Quelle, etwa an Anlagen mit Chemikalien, ansaugt und abführt. Sie verhindert, dass Beschäftigte gefährliche Stoffe einatmen.
Perfluorcarbone (perfluorocarbons): Auch PFC genannt. Fluorierte Gase wie CF4 und C2F6, die beim Ätzen und bei der Kammerreinigung verwendet werden. Ihr Treibhauseffekt ist sehr groß.
RoHS-Richtlinie (RoHS Directive): EU-Vorschrift, die die Verwendung bestimmter gefährlicher Stoffe wie Blei und Quecksilber in Elektro- und Elektronikgeräten beschränkt.
Sauerstoffmangel: Zustand, in dem die Sauerstoffkonzentration der Luft unter 18 % fällt. Er tritt leicht dort auf, wo große Mengen Stickstoff verwendet werden oder in engen Räumen, und kann schon nach wenigen Atemzügen zur Bewusstlosigkeit führen.
SDB (Sicherheitsdatenblatt, SDS): Ein Dokument, das die Gefahren eines Chemikals, den Umgang damit, Erste-Hilfe-Maßnahmen und mehr beschreibt.
Untere Explosionsgrenze (UEG): Die niedrigste Konzentration in Luft, bei der ein brennbares Gas brennen oder explodieren kann. Gaswarngeräte werden oft so eingestellt, dass sie bei einem Prozentsatz dieses Werts Alarm auslösen.

Halbleiterindustrie und MarktÜbungsfragen →

ASIC (anwendungsspezifischer IC): Ein speziell für eine Anwendung oder einen Kunden entworfener IC. Er übertrifft Universalchips bei Leistung und Verbrauch, doch wegen hoher Entwicklungskosten eignet er sich für Anwendungen mit hohen Stückzahlen.
Dennard-Skalierung: Regel, nach der sich beim Verkleinern von Transistorabmessungen und Versorgungsspannung um denselben Faktor schnellere, dichtere Schaltungen bei gleichbleibender Leistungsdichte ergeben. Sie brach Mitte der 2000er-Jahre zusammen, als sich die Spannungen nicht mehr leicht senken ließen.
Diskretes Halbleiterbauelement: Kategorie von Halbleiterprodukten, die als einzelnes Bauelement eine Funktion erfüllen, etwa Dioden, Einzeltransistoren und Leistungs-MOSFETs, im Gegensatz zu integrierten Schaltungen.
Fabless (fertigungslos): Ein Unternehmensmodell ohne eigene Fertigungsstätte, das sich auf Entwurf und Verkauf von Halbleitern konzentriert.
Foundry (Auftragsfertiger): Ein Unternehmen oder Geschäftsmodell, das sich auf die Fertigung von Halbleitern spezialisiert, die andere Firmen entworfen haben.
IDM (vertikal integrierter Bauelementehersteller, integrated device manufacturer): Halbleiterunternehmen, das alles selbst erledigt, vom Entwurf über die Front-End- und Back-End-Fertigung bis zum Vertrieb.
Mooresches Gesetz (Moore's law): Empirische Regel, wonach sich die Zahl der Transistoren auf einem integrierten Schaltkreis etwa alle zwei Jahre verdoppelt. Sie diente als Richtschnur für die Halbleiterskalierung.
MPW (Multi-Projekt-Wafer): Prototypenfertigung, bei der die Entwürfe mehrerer Kunden gemeinsam auf einem Wafer (einem Maskensatz) untergebracht werden. Durch die geteilten hohen Maskenkosten ist sie bei Universitäten und Start-ups beliebt.
OSAT: Unternehmen, das Back-End-Dienstleistungen wie Montage und Test von Halbleitern im Auftrag erbringt.
Siliziumzyklus (Schweinezyklus der Halbleiterbranche): Das wiederkehrende Auf und Ab des Halbleitermarkts, getrieben von Angebot und Nachfrage. Eine Ursache ist, dass der Bau von Fabs Jahre dauert, das Angebot der Nachfrage also hinterherhinkt.
SoC (System-on-Chip): Ein IC, der die für ein System nötigen Funktionen wie CPU, GPU, Speichercontroller und Kommunikation auf einem Chip integriert. Das Herzstück eines Smartphones ist ein typisches Beispiel.

Advanced Packaging (3D und Chiplets)Übungsfragen →

2,5D-Integration (2.5D Packaging): Mehrere Chips werden nebeneinander auf einem Zwischensubstrat wie einem Silizium-Interposer platziert und über dichte, feine Verdrahtung verbunden. Sie wird z. B. zur Verbindung von GPUs und HBM verwendet.
3D-Integration (3D Packaging): Chips werden vertikal gestapelt und über TSVs oder Hybrid-Bonden verbunden. Kürzere Verbindungen verbessern Geschwindigkeit und Verbrauch, aber die Wärmeabfuhr wird zur Herausforderung.
Chiplet: Ein kleiner Chip für eine bestimmte Funktion. Mehrere Chiplets werden in einem Gehäuse verbunden und bilden ein größeres System.
CoWoS: Die 2,5D-Packaging-Technik von TSMC, bei der Logikchips und HBM nebeneinander auf einem Silizium-Interposer platziert werden. Sie wird u. a. bei KI-GPUs breit eingesetzt.
HBM: High Bandwidth Memory. Mehrere per TSV gestapelte DRAM-Dies, die durch einen extrem breiten Bus sehr hohe Bandbreite erreichen.
Hybrid-Bonden (hybrid bonding): Verfahren, das Kupferelektroden und dielektrische Oberflächen ohne Bumps direkt verbindet und so riesige Zahlen von Verbindungen bei extrem feinem Rastermaß ermöglicht.
Mikrobump: Ein Bump, der weit kleiner ist als eine gewöhnliche Lotkugel und zum Verbinden von TSV-gestapelten Chips oder von Chips mit einem Interposer dient. Der Rasterabstand beträgt einige zehn Mikrometer.
Silizium-Interposer (silicon interposer): Zwischenträger aus Silizium, der Chips nebeneinander hält und sie dicht mit feiner Verdrahtung verbindet. Er dient unter anderem zur Verbindung von GPUs und HBM.
TSV (Silizium-Durchkontaktierung): Through-Silicon Via. Eine Elektrode, die das Siliziumsubstrat durchdringt. Sie verbindet gestapelte Chips über kurze Distanz vertikal.
UCIe: Abkürzung für Universal Chiplet Interconnect Express: eine branchenweite Die-to-Die-Schnittstelle, die Chiplets verschiedener Hersteller miteinander verbinden soll.
Umverdrahtungslage (RDL): Eine auf der Chip- oder Waferoberfläche gebildete Verdrahtungslage, die Pads zu den Positionen der Außenanschlüsse führt. Sie wird in Fan-out-Gehäusen und Interposern verwendet.

Computersysteme

ComputerarithmetikÜbungsfragen →

Absorption (Gleitkomma): Verlust der niederwertigen Stellen des kleineren Operanden beim Addieren sehr unterschiedlich großer Zahlen, weil sie nicht in die Mantisse passen. Relevant beim Summieren vieler kleiner Werte.
Arithmetische Verschiebung: Eine Rechtsverschiebung einer vorzeichenbehafteten Ganzzahl, bei der das Vorzeichenbit in die frei werdenden oberen Bits kopiert wird. Das Verschieben einer negativen Zahl um eins nach rechts teilt durch 2 und rundet in Richtung minus unendlich. Das Auffüllen mit Nullen ist eine logische Verschiebung.
Auslöschung (Catastrophic Cancellation): Verlust signifikanter Stellen bei der Subtraktion zweier fast gleich großer Zahlen, weil sich die führenden Stellen aufheben und das relative Gewicht des vorhandenen Rundungsfehlers wächst. Man vermeidet sie durch Umformen der Formeln.
bfloat16: Ein 16-Bit-Gleitkommaformat mit 1 Vorzeichen-, 8 Exponenten- und 7 Mantissenbits. Durch die gleiche Exponentenbreite wie FP32 hat es einen großen Wertebereich und wird trotz geringer Genauigkeit für das KI-Training genutzt. FP16 mit 5 Exponenten- und 10 Mantissenbits ist genauer, hat aber einen engen Bereich.
Booth-Algorithmus: Ein Multiplikationsverfahren, das die Bits des Multiplikators, etwa paarweise, in vorzeichenbehaftete Ziffern umkodiert, um die Zahl der Teilprodukte zu verringern. Die Radix-4-Booth-Kodierung halbiert sie etwa.
Carry-Lookahead-Addierer: Ein Addierer, der die Überträge parallel aus dem Generate-Signal g = a·b und dem Propagate-Signal p = a ⊕ b jedes Bits berechnet, ohne auf durchlaufende Überträge zu warten. Die Verzögerung bleibt auch bei breiten Operanden gering.
Carry-Save-Addierer: Ein Addierer, der drei Zahlen auf zwei reduziert, eine Summe und einen Übertrag, ohne Überträge weiterzureichen. Er besteht aus unabhängigen Volladdierern je Bit, seine Verzögerung ist konstant, weshalb Multiplizierer ihn zum Addieren vieler Teilprodukte nutzen.
Denormalisierte Zahl (Subnormal): Eine Gleitkommazahl, deren Exponentenfeld nur Nullen enthält und die keine implizite führende 1 hat; sie stellt Werte unterhalb der kleinsten normalisierten Zahl dar. Sie füllt die Lücke zur Null schrittweise (graduelles Underflow), sodass aus x − y = 0 folgt, dass x = y.
Exponentenfeld: Die Bits einer Gleitkommazahl, die die Zweierpotenz angeben. Um negative Exponenten darzustellen, wird der wahre Exponent plus ein Bias (127 bei einfacher Genauigkeit) gespeichert.
Festkommadarstellung (Fixed Point): Darstellung von Bruchzahlen mit gewöhnlichen Ganzzahl-Bitmustern und einer vereinbarten Lage des Kommas. Ganzzahl-Rechenwerke genügen, so dass die Hardware klein und sparsam ist, der Wertebereich aber schmal bleibt. Formate werden oft nach den Nachkommabits benannt, etwa Q15.
FP8: 8-Bit-Gleitkommaformate: E4M3 (4 Exponenten-, 3 Mantissenbits) und E5M2 (5 Exponenten-, 2 Mantissenbits), die Genauigkeit gegen Wertebereich abwägen. Sie machen KI-Training und -Inferenz schneller und energieeffizienter.
Fused Multiply-Add (FMA): Eine Operation, die a × b + c in einem Befehl berechnet und nur am Ende einmal rundet, ohne das Zwischenprodukt zu runden. Sie ist schneller und genauer als getrenntes Multiplizieren und Addieren und wird in Matrixberechnungen intensiv genutzt.
IEEE 754: Der internationale Standard für Gleitkommaformate und -arithmetik, einschließlich einfacher (32 Bit) und doppelter (64 Bit) Genauigkeit, Rundung und Sonderwerten wie Unendlich und NaN, damit Ergebnisse auf verschiedenen Rechnern übereinstimmen.
INT8: Eine vorzeichenbehaftete 8-Bit-Ganzzahl (−128 bis 127). In der KI-Inferenz verringert die Quantisierung von Gewichten und Aktivierungen auf INT8 mit einem Skalierungsfaktor Rechenaufwand und Speicherbedarf stark und erlaubt schnelle Verarbeitung auf kleinen Ganzzahl-Schaltungen.
Mantisse (Significand): Die Bits einer Gleitkommazahl, die ihre signifikanten Stellen enthalten. Bei normalisierten Zahlen ist die führende 1 implizit, so dass einfache Genauigkeit 23 Bit speichert, aber 24 Bit Genauigkeit hat.
Maschinengenauigkeit (Machine Epsilon): Die Differenz zwischen 1 und der nächstgrößeren darstellbaren Gleitkommazahl, ein Maß für die relative Genauigkeit: 2⁻²³ (etwa 1,19 × 10⁻⁷) bei einfacher und 2⁻⁵² (etwa 2,2 × 10⁻¹⁶) bei doppelter Genauigkeit.
NaN: Kurz für Not a Number, ein Gleitkomma-Sonderwert für Operationen ohne numerisches Ergebnis, etwa 0 ÷ 0 oder die Wurzel aus einer negativen Zahl. Er hat einen Exponenten aus lauter Einsen und eine Mantisse ungleich null und ist nicht einmal mit sich selbst gleich.
Runden zur nächsten geraden Zahl (Round Half to Even): Rundung auf den nächstliegenden darstellbaren Wert; bei exaktem Gleichstand wird der Wert gewählt, dessen letztes Bit gerade (0) ist. Es ist der Standard von IEEE 754 und verhindert, dass sich Rundungsfehler in eine Richtung aufsummieren.
Sättigungsarithmetik: Arithmetik, die Ergebnisse außerhalb des darstellbaren Bereichs auf Maximum oder Minimum begrenzt, statt überlaufen zu lassen. Wird in der Audio- und Bildsignalverarbeitung genutzt, um große Fehler zu vermeiden.
Wallace-Baum: Eine Multiplizierer-Struktur, die viele Teilprodukte mit einem Baum aus Carry-Save-Addierern parallel reduziert. Die Tiefe wächst nur logarithmisch mit der Breite, daher wird sie in schnellen Multiplizierern eingesetzt; ein abschließender Addierer summiert die letzten beiden Zahlen.

ISA und AssemblerÜbungsfragen →

Adressierungsart: Die Art, wie ein Befehl die Adresse von Daten oder eines Sprungziels angibt. Beispiele sind unmittelbar, Register, Basisregister plus Offset und PC-relativ.
Assembler: Software, die ein in Assemblersprache geschriebenes Programm in Maschinenbefehls-Bitmuster umwandelt. Sie wandelt Marken in Adressen um und löst Pseudobefehle in echte Befehle auf.
Aufrufkonvention (Calling Convention): Die Vereinbarung, wie beim Funktionsaufruf Argumente und Rückgabewerte in Registern oder auf dem Stack übergeben werden und wer welche Register sichert. Sie ist ein zentraler Teil der ABI.
Bedingungscodes (Condition Codes): Flags wie Zero, Negative, Carry und Overflow, die das Ergebnis eines Vergleichs oder einer Rechenoperation festhalten. Bedingte Sprünge bei x86 und Arm werten sie aus; RISC-V hat keine.
Binärschnittstelle (Application Binary Interface, ABI): Die Vereinbarung auf Maschinenebene, die kompilierte Programme und Bibliotheken zusammenarbeiten lässt; sie umfasst die Aufrufkonvention, Größe und Ausrichtung von Datentypen, den Ablauf von Systemaufrufen und mehr.
Blattfunktion (Leaf Function): Eine Funktion, die keine anderen Funktionen aufruft. Ihre Rücksprungadresse wird nie überschrieben, muss also nicht gesichert werden, und oft braucht sie gar keinen Stack-Frame.
Callee-saved-Register: Ein Register, dessen Wert über einen Aufruf hinweg erhalten bleibt; benutzt die aufgerufene Funktion es, sichert und restauriert sie es. Bei RISC-V sind das s0-s11.
Caller-saved-Register: Ein Register, das die aufgerufene Funktion frei überschreiben darf; braucht der Aufrufer seinen Wert nach dem Aufruf, sichert er ihn selbst. Bei RISC-V gehören dazu t0-t6 und a0-a7.
Komprimierter Befehl: Ein Befehl, der eine häufige Operation mit weniger Bits als üblich kodiert. Die RISC-V-C-Erweiterung fügt 16-Bit-Befehle hinzu und verkleinert den Code um etwa 25-30 %.
Load-Store-Architektur: Ein ISA-Stil, in dem nur Load- und Store-Befehle auf den Speicher zugreifen und die Arithmetik nur mit Registern arbeitet. Er wird von RISC-V und Arm verwendet und gibt den Befehlen eine einheitliche Form, die sich leicht pipelinen lässt.
Mikrooperation (μop): Eine einfache interne Operation, in die eine CPU einen Befehl dekodiert, auch μop geschrieben. x86-CPUs zerlegen komplexe Befehle in μops und führen sie mit RISC-artig schnellen Techniken aus.
PC-relative Adressierung: Angabe eines Sprungziels oder einer Datenadresse als Abstand zur Adresse des aktuellen Befehls (PC). Der Abstand bleibt unabhängig vom Ladeort des Programms gleich und bildet daher die Grundlage positionsunabhängigen Codes.
Pseudobefehl: Etwas, das in Assembler wie ein Befehl geschrieben wird, vom Assembler aber durch einen oder mehrere echte Befehle ersetzt wird, etwa RISC-V nop, mv, li, j und ret.
Rahmenzeiger (Frame Pointer): Ein Register, das auf die Stack-Position beim Eintritt in die Funktion zeigt; bei RISC-V s0 (fp). Lokale Variablen lassen sich mit festen Offsets adressieren, und die Aufrufkette ist leicht zu durchlaufen.
Rücksprungadresse: Die Adresse, zu der beim Ende einer Funktion zurückgekehrt wird. Bei RISC-V legt jal die Adresse des nächsten Befehls in ra (x1) ab; bei x86 legt call sie auf den Stack.
Stack-Frame: Der Bereich, der bei jedem Funktionsaufruf auf dem Stack reserviert wird. Er enthält die Rücksprungadresse, gesicherte Register und lokale Variablen und wird beim Rücksprung der Funktion freigegeben.
Stapelzeiger (Stack Pointer): Das Register, das auf die aktuelle Spitze des Stacks zeigt; bei RISC-V sp (x2). In vielen ISAs wächst der Stack zu niedrigeren Adressen hin.
Unmittelbarer Operand (Immediate): Eine direkt im Befehl eingebettete Konstante. Bei RISC-V addi ist sie eine vorzeichenbehaftete 12-Bit-Ganzzahl, die vor der Verwendung vorzeichenerweitert wird.
Verzögerungsslot (Branch Delay Slot): Eine ISA-Regel, nach der der Befehl direkt nach einem Sprung immer ausgeführt wird, ob der Sprung genommen wird oder nicht. Er findet sich in älteren ISAs wie MIPS, legte ein Pipeline-Detail in der ISA offen und wurde später zur Last.
Vorzeichenerweiterung: Verbreiterung einer vorzeichenbehafteten Ganzzahl auf mehr Bits, indem ihr oberstes Bit (Vorzeichen) in alle neuen oberen Bits kopiert wird, was den Wert erhält. Das Auffüllen der oberen Bits mit Nullen ist die Nullerweiterung.

CompilerÜbungsfragen →

Abstrakter Syntaxbaum (AST): Baum, der die Programmstruktur mit Operationen und Anweisungen als Knoten darstellt. Bedeutungslose Details wie Klammern und Trennzeichen entfallen, und die Operatorrangfolge wird durch die Form des Baums ausgedrückt.
Basisblock (Basic Block): Folge von Befehlen, in die mitten drin kein Sprung hineinführt oder hinausführt und die stets vom Anfang bis zum Ende ausgeführt wird. Basisblöcke sind die Knoten eines Kontrollflussgraphen und Einheiten lokaler Optimierung.
Befehlsplanung (Instruction Scheduling): Umordnen von Befehlen ohne Änderung des Ergebnisses, so dass die Latenzen von Operationen und Speicherzugriffen mit unabhängigen Befehlen gefüllt werden.
Elimination gemeinsamer Teilausdrücke: Optimierung, die einen mehrfach ausgewerteten Ausdruck einmal berechnet und das Ergebnis wiederverwendet, nachdem bestätigt wurde, dass sich seine Operanden dazwischen nicht ändern.
Inlining (Funktionseinbettung): Ersetzen eines Funktionsaufrufs durch den Rumpf der aufgerufenen Funktion. Es beseitigt den Aufrufaufwand und ermöglicht weitere Optimierungen, vergrößert aber den Code.
Just-in-Time-Kompilierung (JIT): Übersetzung häufig ausgeführter Programmteile in Maschinencode zur Laufzeit, was Optimierungen auf Grundlage von Laufzeitinformationen ermöglicht. Wird in Laufzeitumgebungen für Java, JavaScript und andere genutzt.
Konstantenfaltung (Constant Folding): Optimierung, die Ausdrücke mit zur Übersetzungszeit bekanntem Wert auswertet und durch die resultierende Konstante ersetzt, etwa 3 * 4 durch 12. Sie spart Berechnung zur Laufzeit.
Kontrollflussgraph: Graph, der den Ausführungsfluss eines Programms darstellt, mit Basisblöcken als Knoten und Sprüngen dazwischen als Kanten. Er dient zum Erkennen von Schleifen und zur Datenflussanalyse.
Lexikalische Analyse (Scanner): Die erste Compilerphase, die die Zeichen des Quelltexts in Token wie Bezeichner, Zahlen, Operatoren und Schlüsselwörter zerlegt. Leerraum und Kommentare werden hier entfernt.
LLVM: Eine Compiler-Infrastruktur um eine gemeinsame Zwischendarstellung (LLVM IR), die Sprach-Frontends, Optimierungsdurchläufe und CPU-Backends verbindet. Sie wird für viele Sprachen und CPUs eingesetzt.
Operationsstärkereduktion (Strength Reduction): Ersetzen teurer Operationen wie der Multiplikation durch billigere wie Addition oder Shifts, etwa indem in jedem Durchlauf 4 addiert wird, statt jedes Mal i * 4 zu berechnen.
Register-Auslagerung (Spilling): Das Sichern einzelner Werte im Speicher (Stack) während der Registerzuteilung, wenn mehr Werte gleichzeitig lebendig sind, als Register vorhanden sind. Die zusätzlichen Speicher- und Ladevorgänge verlangsamen den Code.
Registerzuteilung (Register Allocation): Zuordnung der Variablen und Zwischenwerte eines Programms zu den wenigen Registern der CPU, wobei gleichzeitig benötigte Werte verschiedene Register erhalten; oft durch Färbung eines Interferenzgraphen gelöst.
Schleifenentrollung (Loop Unrolling): Der Schleifenrumpf wird mehrfach kopiert, um die Zahl der Durchläufe zu verringern. Das spart Sprung- und Zähler-Overhead und gibt mehr Freiheit beim Umordnen von Befehlen, kostet aber größeren Code.
SSA-Form (Static Single Assignment): IR-Form, in der Variablen so umbenannt werden, dass jede genau einmal zugewiesen wird, wobei φ-Funktionen an Zusammenführungspunkten Werte auswählen. Klare Definitions-Verwendungs-Beziehungen erleichtern die Optimierung.
Syntaxanalyse (Parsing): Compilerphase, die prüft, ob die Tokenfolge der Grammatik der Sprache folgt, und die Programmstruktur als Baum aufbaut. Grammatikfehler werden hier erkannt.
Vektorisierung: Umwandlung einer Schleife, die auf jedem Element dieselbe Berechnung ausführt, so dass SIMD-Befehle mehrere Elemente gleichzeitig verarbeiten. Voraussetzung ist, dass zwischen den Durchläufen keine Datenabhängigkeit besteht.
Zwischendarstellung (Intermediate Representation): Eine Form des Programms im Compiler, die weder von der Quellsprache noch von der Ziel-CPU abhängt. Die meisten Optimierungen arbeiten darauf und trennen sprachspezifische Frontends von CPU-spezifischen Backends.

Linker, Loader und ausführbare DateienÜbungsfragen →

BSS-Segment: Der Bereich für globale und statische Variablen ohne Initialisierer (oder mit Null). In der Datei wird nur seine Größe vermerkt, und er wird beim Laden mit Nullen gefüllt, so dass er die ausführbare Datei nicht vergrößert.
Dynamischer Linker: Software, die beim Start eines dynamisch gelinkten Programms gemeinsame Bibliotheken sucht und lädt, Relokationen anwendet und Symbole bindet, bevor das Programm startet, etwa ld.so unter Linux.
Dynamisches Linken: Linken, bei dem gemeinsame Bibliotheken zur Laufzeit geladen und gebunden werden. Bibliotheken können von Prozessen geteilt und durch Austausch repariert werden, doch auf dem System muss eine kompatible Bibliothek vorhanden sein.
Einsprungpunkt (Entry Point): Die Adresse, an der ein Programm mit der Ausführung beginnt, im ELF-Header vermerkt. In C ist es meist Startcode wie _start, der initialisiert und dann main aufruft.
Executable and Linkable Format (ELF): Das Dateiformat für Objektdateien, ausführbare Dateien und gemeinsame Bibliotheken unter Linux und anderen UNIX-artigen Systemen sowie in Embedded-Geräten.
Gemeinsame Bibliothek (Shared Library): Eine Bibliothek, die durch dynamisches Linken zur Laufzeit geladen wird: .so unter Linux, .dll unter Windows. Sie wird als positionsunabhängiger Code gebaut, so dass ihre Codeseiten von vielen Prozessen geteilt werden können.
Globale Offset-Tabelle (GOT): Eine Tabelle mit den tatsächlichen Adressen externer Variablen und Funktionen, die der dynamische Linker zur Laufzeit füllt. Positionsunabhängiger Code greift über sie darauf zu, so dass Codeseiten nicht angepasst werden müssen.
Heap-Speicher: Der Bereich, aus dem ein laufendes Programm mit malloc und Ähnlichem Speicher beliebiger Größe bezieht und ihn mit free zurückgibt. Wiederholtes Anfordern und Freigeben kann zu Fragmentierung führen.
Linker (Binder): Software, die Objektdateien und Bibliotheken zusammenführt, Symbolauflösung und Relokation durchführt und eine ausführbare Datei oder gemeinsame Bibliothek erzeugt.
Linker-Skript: Eine Datei, die dem Linker sagt, an welchen Speicheradressen jeder Abschnitt abzulegen ist. In der Embedded-Entwicklung dient sie dazu, Flash und RAM aufzuteilen und die Adresse der Interrupt-Vektortabelle festzulegen.
Namensdekoration (Name Mangling): Die Kodierung von Argumenttypen und Namensräumen im Symbolnamen einer Funktion durch einen C++-Compiler, damit der Linker überladene Funktionen unterscheiden kann.
Objektdatei: Die Datei, die ein Compiler aus einer Quelldatei erzeugt. Sie enthält Maschinencode, Initialdaten, eine Symboltabelle und Relokationseinträge, doch Adressen in anderen Dateien sind noch offen, so dass sie erst nach dem Linken lauffähig ist.
Positionsunabhängige ausführbare Datei (PIE): Eine ausführbare Datei, deren Hauptprogramm ebenfalls als positionsunabhängiger Code gebaut ist. Sie läuft an jeder Adresse, so dass ASLR auch den Code des Hauptprogramms zufällig platzieren kann.
Positionsunabhängiger Code (PIC): Maschinencode, der an jeder Ladeadresse unverändert läuft, auch PIC genannt. Er nutzt PC-relative Bezüge und die GOT und wird für gemeinsame Bibliotheken und PIEs verwendet.
Programmlader (Loader): Die Betriebssystemfunktion, die eine ausführbare Datei in den Speicher liest, ihre Teile mit den passenden Rechten einblendet, Argumente auf dem Stack bereitstellt und das Programm startet.
Prozedur-Verknüpfungstabelle (PLT): Eine Tabelle kleiner Stubs zum Aufruf von Funktionen gemeinsamer Bibliotheken. Bei Lazy Binding löst der dynamische Linker die Adresse beim ersten Aufruf auf und trägt sie in die GOT ein.
Relokation: Das Überschreiben von Platzhalteradressen in Befehlen und Daten mit den richtigen Werten, sobald die endgültigen Adressen feststehen. Der Linker erledigt das, und beim dynamischen Linken wird ein Teil davon zur Laufzeit vom dynamischen Linker übernommen.
Schwaches Symbol (Weak Symbol): Eine Ersatzdefinition, die durch jede gewöhnliche (starke) Definition desselben Namens ersetzt wird. Embedded-Code nutzt sie für Standard-Interrupt-Handler und Ähnliches.
Speicherfragmentierung: Der Zustand, in dem wiederholtes Anfordern und Freigeben den freien Speicher in kleine Stücke zerlegt, so dass ein großer zusammenhängender Block nicht belegt werden kann, obwohl die Gesamtmenge ausreicht.
Statische Bibliothek: Ein Archiv, das viele Objektdateien bündelt (.a unter Linux). Beim statischen Linken zieht der Linker nur die benötigten Objekte in die ausführbare Datei.
Statisches Linken: Linken, bei dem der Code der verwendeten Bibliotheken in die ausführbare Datei kopiert wird. Sie läuft ohne vorhandene Bibliotheken, ist aber größer, und Korrekturen an Bibliotheken erfordern ein Neubauen.
Symbolauflösung: Der Linker-Schritt, der jeden in einer Datei referenzierten Funktions- oder Variablennamen seiner Definition zuordnet. Fehlt die Definition, entsteht ein Fehler wegen undefinierter Referenz; gibt es mehrere, ein Fehler wegen mehrfacher Definition.
Symboltabelle: Die Liste der Funktions- und Variablennamen mit ihren Adressen und Attributen in Objektdateien und ausführbaren Dateien. Sie dient dem Linken und Debuggen; strip kann sie entfernen.
Zufällige Adressraumbelegung (ASLR): Eine Schutzmaßnahme, die bei jedem Lauf die Adressen von Stack, Heap, gemeinsamen Bibliotheken und ausführbarer Datei ändert, so dass Angreifer sie nicht leicht vorhersagen können.

Betriebssystem und HardwareÜbungsfragen →

ASID (Adressraumkennung): Eine Nummer, die jedem TLB-Eintrag anhängt und angibt, zu welchem Adressraum welches Prozesses die Übersetzung gehört. Das TLB muss beim Prozesswechsel nicht geleert werden, was spätere TLB-Fehlzugriffe verringert.
Copy-on-Write (Kopieren beim Schreiben): Duplizierter Speicher wird zunächst mit dem Original geteilt, und eine Seite wird erst kopiert, wenn eine der Seiten sie beschreiben will. Das beschleunigt das Erzeugen von Prozessen und spart Speicher.
Demand Paging (Seitenanforderung bei Bedarf): Die Seiten eines Programms werden erst beim ersten Zugriff und bei einem Seitenfehler in den physischen Speicher geladen, statt alle auf einmal. Das beschleunigt den Start und spart Speicher für ungenutzte Teile.
Gerätetreiber: Eine OS-Komponente, die ein bestimmtes Peripheriegerät bedient. Sie behandelt Register und Interrupts des Geräts und ermöglicht Anwendungen die Nutzung über eine gemeinsame Schnittstelle.
Hypervisor: Software, die mehrere virtuelle Maschinen auf einem Computer betreibt, jedem Gast-OS CPU, Speicher und Geräte zuteilt und sie voneinander isoliert. Auch Virtual Machine Monitor genannt.
Interrupt-Handler (Unterbrechungsbehandlung): Die Routine, die eine CPU bei einer Unterbrechung oder Ausnahme ausführt. Sie sichert den unterbrochenen Zustand, behandelt die Ursache und kehrt zurück. Handler sollten so kurz wie möglich sein.
Interrupt-Vektortabelle: Tabelle, die für jede Art von Unterbrechung oder Ausnahme die Startadresse ihres Handlers enthält. Die CPU indiziert sie mit der Ursachennummer, um zu finden, wo die Behandlung beginnt.
IOMMU: Einheit, die die von Peripheriegeräten für DMA verwendeten Adressen übersetzt und schützt. Sie verhindert, dass Geräte in nicht autorisierten Speicher schreiben, und wird auch beim Zuweisen von Geräten an virtuelle Maschinen genutzt.
Kontextwechsel (Context Switch): Wechsel des auf einer CPU laufenden Prozesses oder Threads. Register, Befehlszähler und weiterer Zustand werden gesichert und wiederhergestellt; beim Prozesswechsel wird auch der Adressraum gewechselt.
Memory-Mapped I/O (speichergebundene Ein-/Ausgabe): Peripherieregister werden bestimmten Adressen im selben Adressraum wie der Speicher zugewiesen und mit gewöhnlichen Lade- und Speicherbefehlen angesprochen. Dieser Bereich wird als nicht gecacht konfiguriert.
Nicht maskierbare Unterbrechung (NMI): Eine Unterbrechung, die unabhängig von der Interrupt-Maskierung immer angenommen wird. Sie dient zur Meldung nicht korrigierbarer Speicherfehler, schwerer Hardwarefehler und Watchdog-Ereignisse.
Privilegierter Modus (Kernel-Modus): CPU-Betriebsmodus, der dem OS-Kernel vorbehalten ist und in dem gefährliche Operationen wie das Setzen von Seitentabellen und die Steuerung von I/O erlaubt sind. Er wird vom Benutzermodus unterschieden, in dem Anwendungen laufen.
Seitenfehler (Page Fault): Ausnahme, die ausgelöst wird, wenn eine angesprochene Seite nicht im physischen Speicher abgebildet ist oder die Zugriffsart nicht erlaubt ist. Das OS stellt die Seite bereit und wiederholt den Befehl oder behandelt es als unzulässigen Zugriff.
Seitentabelle (Page Table): Tabelle, die die Abbildung von virtuellen auf physische Seitennummern festhält. Das OS legt eine pro Prozess an, und die MMU der CPU durchläuft sie zur Adressübersetzung. Jeder Eintrag enthält auch Schutzbits.
Systemaufruf (System Call): Mechanismus, mit dem Anwendungen das Betriebssystem um Dienste wie Datei-I/O oder Speicherzuweisung bitten. Ein spezieller Befehl löst eine Ausnahme aus, die in den privilegierten Modus wechselt und den Kernel aufruft.
Thrashing (Seitenflattern): Zustand, in dem der physische Speicher so knapp ist, dass Seiten ständig verdrängt und neu geladen werden und kaum nützliche Arbeit geleistet wird. Abhilfe schaffen weniger laufende Prozesse oder mehr Speicher.
TLB-Shootdown: Auf einem Multiprozessor das Verfahren, mit dem andere Kerne nach einer Änderung einer Seitentabelle veraltete Übersetzungen aus ihren TLBs verwerfen. Es nutzt Interprozessor-Interrupts oder Befehle, die die Invalidierung an alle Kerne senden, und ist aufwendig.
Verschachteltes Paging (Nested Paging): Hardware, die zwei Ebenen von Seitentabellen nacheinander durchläuft, eine vom Gast-OS und eine vom Hypervisor verwaltet. Sie verringert Eingriffe des Hypervisors und beschleunigt die Virtualisierung.

SpeicherhierarchieÜbungsfragen →

Cache-Zeile (Cache Line): Die Einheit, in der Daten zwischen einem Cache und der darunterliegenden Ebene bewegt werden, auch Cache-Block genannt. Viele CPUs verwenden 64 Byte; die niederwertigen Adressbits geben die Position (Offset) in der Zeile an.
Direkt abgebildeter Cache (Direct-Mapped): Cache-Organisation, in der jede Adresse an genau einer Stelle abgelegt werden kann. Sie ist einfach und hat eine kurze Trefferzeit, neigt aber zu Konfliktfehlzugriffen, wenn Adressen um denselben Platz konkurrieren.
Erstzugriffs-Fehlzugriff (Compulsory Miss): Ein Cache-Fehlzugriff, der beim ersten Zugriff auf Daten unvermeidlich auftritt. Ein größerer Cache verringert ihn nicht, wohl aber größere Zeilen oder Prefetching.
Fehlzugriffsstrafe (Miss Penalty): Die zusätzliche Zeit, die beim Cache-Fehlzugriff zum Holen der Daten aus der nächsten Ebene nötig ist, bestimmt durch die Zugriffszeit der unteren Ebene und die Übertragungszeit der Zeile.
Kapazitäts-Fehlzugriff (Capacity Miss): Ein Cache-Fehlzugriff, weil die Arbeitsmenge größer als der Cache ist. Er tritt auch bei einem vollassoziativen Cache auf und wird durch einen größeren Cache oder bessere Datenwiederverwendung verringert.
Konflikt-Fehlzugriff (Conflict Miss): Ein Cache-Fehlzugriff, bei dem mehrere Blöcke um dieselbe Menge konkurrieren und sich gegenseitig verdrängen, obwohl noch Kapazität frei ist. Höhere Assoziativität oder verschobene Datenplatzierung verringert ihn.
Loop Blocking (Schleifenkachelung): Optimierung, die große Arrays in kleinen Blöcken verarbeitet, die in den Cache passen, sodass geladene Daten vor der Verdrängung oft wiederverwendet werden. Sehr wirksam bei der Matrixmultiplikation.
LRU-Ersetzung (Least Recently Used): Cache-Ersetzungsstrategie, die die am längsten nicht benutzten Daten verdrängt. Sie nutzt die zeitliche Lokalität gut, doch exaktes Nachhalten ist bei vielen Ways aufwendig, weshalb Näherungen verwendet werden.
Mengenassoziativer Cache (Set-Associative): Cache-Organisation, in der Daten an einer von mehreren Stellen (Ways) innerhalb der einen, durch die Adresse gewählten Menge abgelegt werden können. Ein n-Wege-Cache vergleicht bei jedem Zugriff n Tags parallel.
Mittlere Speicherzugriffszeit (AMAT): Die durchschnittliche Zeit pro Speicherzugriff, berechnet als Trefferzeit + Fehlzugriffsrate × Fehlzugriffsstrafe. Eine Grundkennzahl zum Vergleich von Cache-Entwürfen.
Nichtblockierender Cache: Ein Cache, der während eines offenen Fehlzugriffs weitere Zugriffe bedient. Er kann mehrere Fehlzugriffe gleichzeitig bearbeiten und so die Speicherlatenz überlappen und verbergen.
Prefetching (Vorabladen): Daten werden in den Cache geladen, bevor sie angefordert werden, weil sie voraussichtlich bald gebraucht werden. Hardware-Prefetcher erkennen Zugriffsmuster, Software-Prefetching nutzt ausdrückliche Befehle.
Räumliche Lokalität (Spatial Locality): Die Tendenz, auf Adressen in der Nähe einer soeben angesprochenen zuzugreifen, etwa beim sequentiellen Lesen eines Arrays. Deshalb holen Caches Daten jeweils als ganze Cache-Zeile.
Vollassoziativer Cache (Fully Associative): Cache-Organisation, in der beliebige Daten an beliebiger Stelle abgelegt werden können. Es gibt keine Konfliktfehlzugriffe, aber es muss mit jedem Tag verglichen werden, weshalb sie sich für kleine Strukturen wie TLBs eignet, nicht für große Caches.
Write-Allocate: Strategie, bei einem Schreibfehlzugriff zuerst die Zeile in den Cache zu laden und dann zu schreiben. Meist mit Write-Back kombiniert; das direkte Schreiben in die untere Ebene ohne Laden heißt No-Write-Allocate.
Write-Through (Durchschreiben): Schreibstrategie, bei der gleichzeitig mit dem Cache auch in die darunterliegende Ebene (etwa den Hauptspeicher) geschrieben wird. Die untere Ebene bleibt aktuell, doch der Schreibverkehr ist hoch, weshalb ein Schreibpuffer verwendet wird.
Zeitliche Lokalität (Temporal Locality): Die Tendenz, auf dieselben Daten oder Befehle kurz nach dem ersten Zugriff erneut zuzugreifen, etwa bei in einer Schleife wiederverwendeten Variablen. Einer der Gründe, warum Caches funktionieren.

Multicore und SynchronisationÜbungsfragen →

ABA-Problem: Das Problem, dass ein CAS, das nur Werte vergleicht, nicht bemerkt, wenn sich ein Wert von A zu B und zurück zu A ändert, und daher erfolgreich ist. Sperrfreie Datenstrukturen müssen sich dagegen absichern.
Acquire-Release-Semantik: Eine Ordnungsgarantie: Operationen nach einem Acquire können nicht davor verschoben werden, und Operationen vor einem Release nicht dahinter. Wird beim Erwerb und Freigeben von Sperren genutzt und ist leichter als eine vollständige Barriere.
Atomarer Befehl: Ein Befehl, der Lesen und Schreiben im Speicher als eine Operation ausführt, die kein anderer Kern unterbrechen kann, etwa CAS, Fetch-and-Add und LR/SC.
Barrierensynchronisation: Synchronisation, bei der früh eintreffende Threads warten, bis alle Threads denselben Punkt erreicht haben, und so Phase für Phase im Gleichschritt gehalten werden. Nicht zu verwechseln mit einer Speicherbarriere.
Bedingungsvariable: Ein Synchronisationsmechanismus, der einen Thread schlafen legt, bis eine Bedingung gilt, und ihn auf ein Signal eines anderen Threads weckt. Nach dem Aufwachen muss die Bedingung erneut geprüft werden.
Bus-Snooping: Ein Kohärenzansatz, bei dem jeder Cache die Lese- und Schreibzugriffe anderer Kerne auf einem gemeinsamen Bus o. Ä. mithört und seine eigenen Zeilenzustände aktualisiert. Er eignet sich für kleine Kernzahlen.
Compare-and-Swap (CAS): Ein atomarer Befehl, der nur dann einen neuen Wert schreibt, wenn der Speicher noch einen erwarteten Wert enthält. In eine Wiederholungsschleife eingebettet, ermöglicht er sperrfreie Aktualisierungen.
Falsches Teilen (False Sharing): Eine Verlangsamung, bei der Threads verschiedene Variablen aktualisieren, die zufällig in derselben Cache-Zeile liegen, so dass die Zeile zwischen den Kernen hin- und herspringt.
Kritischer Abschnitt: Ein Programmteil, der auf gemeinsamen Daten arbeitet und jeweils nur von einem Thread ausgeführt werden darf. Er wird durch eine Sperre geschützt und so kurz wie möglich gehalten.
Leser-Schreiber-Sperre: Eine Sperre, die beliebig viele Leser gemeinsam zulässt, aber nur einen Schreiber zur selben Zeit und beim Schreiben alle anderen ausschließt.
Load-Reserved/Store-Conditional (LR/SC): Ein Befehlspaar, auch LL/SC genannt: Schreibt ein anderer Kern nach dem Load-Reserved auf die Adresse, schlägt das Store-Conditional fehl, was atomare Aktualisierungen ermöglicht.
MESI-Protokoll: Ein Kohärenzprotokoll, das jede Cache-Zeile in einem von vier Zuständen verfolgt: Modified, Exclusive, Shared oder Invalid. Bei einem Schreibzugriff erklärt es die Kopien anderer Kerne für ungültig.
Mutex (gegenseitiger Ausschluss): Eine Sperre, die nur ein Thread gleichzeitig halten kann. Typischerweise schläft ein Thread, der sie nicht bekommt, und gibt die CPU ab; das Betriebssystem weckt ihn, wenn die Sperre freigegeben wird.
Nicht-einheitlicher Speicherzugriff (NUMA): Eine Organisation, in der jeder Kern nahen und fernen Speicher hat und ferne Zugriffe länger dauern. Daten und Threads auf derselben Seite zu platzieren ist schneller.
Schreibpuffer (Store Buffer): Ein kleiner Puffer, in dem ein Kern Schreibzugriffe vorübergehend hält. Der Kern kann weiterarbeiten, ohne auf den Abschluss der Schreibzugriffe zu warten, andere Kerne sehen sie aber später.
Semaphor: Ein Synchronisationsmechanismus mit einem Zähler für die verbleibenden Einheiten: vor der Nutzung dekrementieren (bei 0 warten), danach inkrementieren. Dient zur Verwaltung von Ressourcen mit fester Stückzahl.
Sequentielle Konsistenz: Das intuitivste Speicherkonsistenzmodell: Die Operationen aller Kerne erscheinen in einer einzigen Reihenfolge, in der die Operationen jedes Kerns ihre Programmreihenfolge behalten.
Speicherbarriere (Memory Barrier): Ein Befehl, der garantiert, dass Speicheroperationen davor für andere Kerne vor denen danach sichtbar werden, auch Fence genannt, etwa RISC-V fence.
Speicherkonsistenzmodell: Der Vertrag, der festlegt, in welcher Reihenfolge Lese- und Schreibzugriffe eines Kerns auf mehrere Adressen von anderen Kernen beobachtet werden dürfen. Beispiele sind sequentielle Konsistenz, x86-TSO und die schwachen Modelle von Arm und RISC-V.
Sperrfreier Algorithmus (Lock-free): Eine Eigenschaft eines Algorithmus, nach der immer irgendein Thread vorankommen kann, selbst wenn andere mittendrin stehen bleiben. Wird mit atomaren Befehlen wie CAS gebaut.
Spinlock (Busy-Wait-Sperre): Eine Sperre, bei der durch wiederholtes Prüfen der Sperrvariable in einer Schleife gewartet wird. Schnell bei kurzen Wartezeiten, belegt aber beim Warten weiter die CPU.
Total Store Order (TSO): Das Speicherkonsistenzmodell von x86. Es erlaubt nur, dass ein späteres Lesen einer anderen Adresse ein früheres Schreiben überholt, was die Existenz eines Store-Buffers widerspiegelt.
Transaktionsspeicher (Transactional Memory): Ein Mechanismus, der kritische Abschnitte spekulativ ausführt, sie bei fehlendem Konflikt als Ganzes festschreibt und bei einem Konflikt zurückrollt und wiederholt.
Verklemmung (Deadlock): Ein Zustand, in dem Threads jeweils eine Ressource halten und auf eine von einem anderen gehaltene warten, so dass keiner weiterkommt. Eine feste globale Sperrreihenfolge verhindert ihn.
Verzeichnisbasierte Kohärenz (Directory): Ein Kohärenzansatz, der in einer Tabelle festhält, welche Kerne jede Zeile halten, und nur diese Kerne benachrichtigt. Wird in Systemen mit vielen Kernen eingesetzt.
Wettlaufsituation um Daten (Data Race): Eine Situation, in der Threads ohne Synchronisation gleichzeitig auf dieselbe Variable zugreifen und mindestens ein Zugriff ein Schreibzugriff ist. Ergebnisse variieren zwischen Läufen; in C und C++ ist es undefiniertes Verhalten.

GPU-ProgrammierungÜbungsfragen →

Bankkonflikt (Bank Conflict): Im GPU-Shared-Memory der Fall, dass mehrere Threads eines Warps gleichzeitig auf verschiedene Adressen derselben Bank zugreifen, wodurch die Zugriffe nacheinander ablaufen. Padding kann ihn vermeiden.
CUDA: NVIDIAs Plattform für allgemeine Berechnungen auf den eigenen GPUs. Kernel werden in einem erweiterten C++ geschrieben, die Parallelität wird als Grid, Blöcke und Threads ausgedrückt.
Einheitlicher Speicher (Unified Memory): Speicher, auf den CPU und GPU über denselben Zeiger zugreifen können, wobei Daten beim Zugriff automatisch migrieren. Das vereinfacht Programme, die Migrationskosten verdienen aber Beachtung.
Gemeinsamer GPU-Speicher (Shared Memory): Kleiner, schneller Speicher innerhalb jedes GPU-SM, den die Threads desselben Blocks gemeinsam nutzen können. Das Programm bestimmt, was dort abgelegt wird.
Gemischte Genauigkeit (Mixed Precision): Verwendung unterschiedlicher Zahlengenauigkeiten in verschiedenen Teilen einer Berechnung, etwa Multiplikation in FP16 und Akkumulation in FP32, um Geschwindigkeit und Genauigkeit auszubalancieren.
Gepinnter Speicher (Pinned Memory): Speicher, der gesperrt ist, sodass das Betriebssystem seine physischen Seiten weder verschiebt noch auslagert. Die GPU kann per DMA direkt darauf zugreifen, was Transfers beschleunigt und asynchrones Kopieren ermöglicht.
GPU-Auslastungsgrad (Occupancy): Das Verhältnis der tatsächlich auf einem GPU-SM residenten Warps zur maximal möglichen Anzahl, bestimmt durch den Verbrauch an Registern und Shared Memory.
GPU-Kernel (Rechenkern auf der GPU): Eine Funktion, die viele Threads gleichzeitig auf einer GPU ausführen. Sie wird vom CPU-seitigen Programm gestartet, und jeder Thread wählt anhand seines Index seine Daten aus. Nicht zu verwechseln mit dem Betriebssystemkern.
Grid-Stride-Schleife: Ein Kernel wird als Schleife geschrieben, in der jeder Thread Elemente im Abstand der gesamten Threadanzahl verarbeitet, sodass Startgröße und Elementanzahl entkoppelt sind.
Konstantenspeicher (Constant Memory): Ein kleiner GPU-Bereich für Werte, die sich während eines Kernels nicht ändern. Lesen alle Threads eines Warps dieselbe Adresse, wird ein Lesezugriff an alle verteilt, was schnell ist.
Latenzverdeckung (Latency Hiding): Wartezeiten, etwa auf den Speicher, werden in der Leistung unsichtbar, indem währenddessen andere Arbeit erledigt wird. GPUs erreichen das durch Umschalten zwischen vielen Warps.
OpenCL: Ein Standard-Framework für parallele Programmierung auf GPUs, CPUs, FPGAs und mehr von verschiedenen Herstellern, definiert vom Branchenkonsortium Khronos Group.
Parallele Reduktion: Berechnung einer Summe o. Ä. über viele Werte parallel mit einem Baum, der benachbarte Werte wiederholt zusammenfasst und n Werte in log2 n Stufen abschließt.
Präfixsumme (Prefix Sum): Berechnung der laufenden Summen eines Arrays von Anfang an, auch Scan genannt. Sie lässt sich parallel berechnen und dient dazu, Schreibpositionen beim Verdichten von Ausgaben zu bestimmen.
SIMT (Single Instruction, Multiple Threads): Ausführungsmodell, bei dem Programme pro Thread geschrieben werden, die Hardware die Threads aber zu Warps bündelt (bei NVIDIA 32), die dieselbe Anweisung im Gleichschritt ausführen.
Speicherzugriffs-Bündelung (Memory Coalescing): Das Zusammenfassen von Zugriffen zu wenigen Speichertransaktionen, wenn benachbarte Threads eines Warps auf benachbarte Adressen zugreifen.
Streaming-Multiprozessor (SM): Bei NVIDIA-GPUs eine Einheit aus Recheneinheiten, Registern, Shared Memory und Warp-Scheduling-Schaltungen. Eine GPU besteht aus vielen SMs.
Tensor-Core: GPU-Einheit, die Produkt und Summe kleiner Matrizen in einer einzigen Anweisung berechnet, vor allem mit Zahlen niedriger Genauigkeit, und KI-Berechnungen stark beschleunigt.
Thread-Block: Eine Gruppe von GPU-Threads, die auf einem einzelnen SM läuft. Threads eines Blocks können über Shared Memory Daten austauschen und sich synchronisieren.
Warp-Divergenz: Das Aufspalten der Threads eines Warps an einer bedingten Verzweigung auf unterschiedliche Pfade. Die Pfade werden nacheinander abgearbeitet, was die Effizienz senkt.

KI-Hardware und Software-StackÜbungsfragen →

All-Reduce: Kommunikationsoperation, die die von allen GPUs gehaltenen Werte elementweise summiert und das Ergebnis an jede GPU gibt; dient zur Mittelung der Gradienten beim datenparallelen Training.
Arithmetische Intensität: Ausgeführte Operationen geteilt durch die vom und zum Speicher bewegten Bytes. Hohe Werte deuten auf rechenbegrenzt, niedrige auf speicherbegrenzt hin.
Attention-Mechanismus: Der Transformer-Mechanismus, in dem jedes Token Informationen sammelt, indem es seine Beziehung zu jedem anderen Token berechnet. Der Aufwand wächst quadratisch mit der Sequenzlänge.
Backpropagation (Fehlerrückführung): Die Trainingsberechnung, die den Fehler zwischen Ausgabe und Ziel rückwärts von der Ausgabe zur Eingabe weiterreicht, um den Gradienten jedes Gewichts zu erhalten.
Batchgröße: Die Anzahl gemeinsam verarbeiteter Eingaben. Größere Batches nutzen Gewichte effizienter wieder, erhöhen aber Latenz und Speicherbedarf.
Berechnungsgraph: Eine Darstellung der Berechnung eines Modells mit Operationen als Knoten und Tensorflüssen als Kanten; Grundlage für automatisches Differenzieren und die Optimierung durch KI-Compiler.
Datenparallelität: Verteiltes Training, bei dem jede GPU eine vollständige Modellkopie hält, ihren Anteil der Daten verarbeitet und die Gradienten vor der Aktualisierung über die GPUs gemittelt werden.
FlashAttention: Eine schnelle Attention-Implementierung, die die Berechnung im On-Chip-Speicher in Kacheln aufteilt und die große Zwischentabelle nie in den HBM schreibt. Ihre Ergebnisse stimmen mit der Standard-Attention überein.
Gradient Checkpointing: Nur ein Teil der Zwischenergebnisse der Vorwärtsberechnung wird gespeichert, der Rest bei der Backpropagation neu berechnet: mehr Rechenaufwand gegen weniger Speicher.
Inferenz-Laufzeitumgebung (Inference Runtime): Software, die ein trainiertes Modell lädt und die Inferenz durch Graphoptimierung, Quantisierung und hardwarespezifische Kernel-Auswahl schnell ausführt.
KI-Compiler: Software, die den Berechnungsgraphen eines Modells analysiert, Fusion, Datenlayout und Kachelung optimiert und Code für die Zielhardware erzeugt, etwa XLA und TVM.
KI-Inferenz: Nur der Vorwärtsdurchlauf mit durch das Training festgelegten Gewichten, um aus Eingaben Antworten zu erzeugen. Er benötigt weniger Rechenaufwand und Speicher als das Training.
KV-Cache: Speicher bei der LLM-Inferenz, der die Attention-Schlüssel und -Werte bereits verarbeiteter Token enthält. Er vermeidet Neuberechnung, wächst aber mit Kontextlänge und Batchgröße.
Modell-FLOPs-Auslastung (MFU): Der Prozentsatz der Hardware-Spitzenleistung, der erreicht wird, berechnet aus den von einem Modell tatsächlich benötigten Operationen.
ONNX: Open Neural Network Exchange: ein gemeinsames Modellformat zum Austausch von Modellen zwischen Frameworks und Inferenz-Laufzeitumgebungen.
Operatorfusion: Eine Optimierung, die mehrere Operationen in einem Kernel zusammenfasst und so vermeidet, Zwischenergebnisse in den Speicher zu schreiben und wieder zu lesen.
Pipeline-Parallelität: Aufteilung der Schichten eines Modells nacheinander auf GPUs, wobei Mikro-Batches durchgeschleust werden, um die Leerlaufzeit der GPUs (die Blase) zu verkürzen.
Prefill (Vorbefüllung): Die erste Phase der LLM-Inferenz, in der alle Token des Eingabe-Prompts gemeinsam verarbeitet werden; sie ist meist rechenbegrenzt. Die anschließende Token-für-Token-Erzeugung heißt Decode.
Pruning (Beschneiden): Das Auf-Null-Setzen wenig wirksamer Gewichte in einem neuronalen Netz, um Rechenaufwand und Speicher zu senken. Strukturiertes Pruning mit festen Mustern lässt sich in Hardware leichter beschleunigen.
Quantisierung nach dem Training (Post-Training Quantization): Umwandlung der Gewichte und Aktivierungen eines trainierten Modells in geringere Genauigkeit, nachdem die Wertebereiche anhand repräsentativer Daten untersucht wurden.
Quantisierungsbewusstes Training (Quantization-Aware Training): Training, das die Rundung der Quantisierung simuliert, sodass sich die Gewichte an deren Fehler anpassen und die Genauigkeit auch bei geringer Bitbreite erhalten bleibt.
Roofline-Modell: Ein Modell, das die erreichbare Leistung als Minimum aus Spitzenrechenleistung und Speicherbandbreite × arithmetischer Intensität ausdrückt und zur Unterscheidung von rechen- und speicherbegrenzter Arbeit dient.
Spekulatives Dekodieren (Speculative Decoding): Beschleunigung der Inferenz, indem ein kleines Modell mehrere Token vorab entwirft und ein großes Modell sie gemeinsam prüft, wobei die korrekten auf einmal übernommen werden.
Strukturierte Sparsity: Dünnbesetztheit, bei der Nullgewichte einem festen Muster folgen; bei 2:4-Sparsity, mit zwei Nullen unter je vier Gewichten, rechnen Matrixeinheiten etwa doppelt so schnell.
Tensorparallelität: Aufteilung der Gewichtsmatrix einer Schicht nach Zeilen oder Spalten auf mehrere GPUs, Berechnung von Teilprodukten und Zusammenführung durch Kommunikation.
TOPS: Billionen Operationen pro Sekunde, eine Leistungsangabe für KI-Beschleuniger, meist ein theoretischer Spitzenwert bei niedriger Genauigkeit.
Wissensdestillation (Knowledge Distillation): Training eines kleinen Schülermodells, das die Ausgaben eines großen Lehrermodells nachahmt, sodass das kleine Modell ähnliche Leistung erreicht.

Eingebettete Systeme und FirmwareÜbungsfragen →

Baudrate: Die Zahl der pro Sekunde gesendeten Symbole bei serieller Kommunikation; bei einem UART entspricht sie den Bits pro Sekunde und muss auf beiden Seiten übereinstimmen.
Bootloader: Ein kleines Programm, das beim Einschalten zuerst läuft und die Hauptfirmware prüft und startet oder sie mit neuer Firmware aktualisiert.
Echtzeitbetriebssystem (RTOS): Ein Embedded-Betriebssystem, das Aufgaben nach Priorität umschaltet, damit das System innerhalb festgelegter Zeitgrenzen reagiert, etwa FreeRTOS und Zephyr.
Entprellen (Debouncing): Verarbeitung, die das Prellen eines Schalters entfernt, per Software, die eine Änderung erst nach wiederholt gleichen Messwerten akzeptiert, oder per Hardware-Filterung.
Funkupdate (Over-the-Air): Aktualisierung der Firmware eines Geräts über drahtlose Kommunikation, oft mit zwei Flash-Slots, damit das Gerät auch bei einem fehlgeschlagenen Update noch booten kann.
GPIO: General-Purpose Input/Output: Mikrocontroller-Pins, die per Software als Ein- oder Ausgänge konfiguriert werden können, etwa zum Einlesen von Schaltern oder zum Ansteuern von LEDs.
Harte Echtzeit: Eine strenge Zeitanforderung, bei der schon ein einziges verpasstes Zeitlimit ein Systemversagen ist, etwa bei der Bremsen- oder Airbag-Steuerung im Auto. Wo gelegentliche Verspätung hinnehmbar ist, spricht man von weicher Echtzeit.
I2C: Ein synchroner serieller Bus, der mehrere Geräte über zwei Leitungen, Takt (SCL) und Daten (SDA), verbindet und den Partner per Adresse auswählt. Die Leitungen sind Open-Drain mit Pull-ups.
Input Capture (Eingangserfassung): Eine Timer-Funktion, bei der die Hardware im Moment einer Änderung eines Eingangssignals den Zählerstand festhält und so die genaue Messung von Pulsbreite oder Frequenz erlaubt.
JTAG: Standardschnittstelle für Chip-Test und Debugging, mit der Entwickler Programme anhalten, interne Werte einsehen und Flash programmieren können. Bei Arm wird auch SWD verwendet, das mit weniger Leitungen auskommt.
Kontaktprellen: Das schnelle Ein- und Ausflackern der Kontakte eines mechanischen Schalters beim Drücken oder Loslassen, das durch Entprellen beseitigt wird.
Polling (zyklische Abfrage): Ein Verfahren, bei dem die CPU den Status eines Peripheriegeräts wiederholt abfragt, um Änderungen zu erkennen. Einfach, verbraucht aber auch dann Zeit und Energie, wenn nichts passiert.
Prioritätsinversion: Eine Situation, in der eine Aufgabe hoher Priorität, die auf eine von einer Aufgabe niedriger Priorität gehaltene Ressource wartet, aufgehalten wird, weil eine Aufgabe mittlerer Priorität die niedrige verdrängt.
Prioritätsvererbung: Das vorübergehende Anheben einer Aufgabe niedriger Priorität, die eine Ressource hält, auf die Priorität der darauf wartenden Aufgabe hoher Priorität, um Prioritätsinversion zu verhindern.
Pull-up-Widerstand: Ein Widerstand, der eine Signalleitung mit der Versorgung verbindet, so dass sie im Ruhezustand auf logisch 1 liegt, wenn nichts sie treibt. Er verhindert schwebende Eingänge und wird unter anderem an I2C-Leitungen verwendet.
Pulsweitenmodulation (PWM): Ein Verfahren, das die mittlere Spannung oder Leistung einstellt, indem die High-Zeit eines Ausgangs bei konstanter Periode variiert wird. Dient zum Dimmen von LEDs und zur Drehzahlregelung von Motoren.
Read-Modify-Write (Lesen-Ändern-Schreiben): Ablauf, bei dem ein Wert gelesen, teilweise geändert und zurückgeschrieben wird. Wird er mittendrin unterbrochen, können andere Änderungen verloren gehen.
Schlafmodus: Ein Mikrocontroller-Zustand, in dem im Leerlauf Takte oder Spannung für CPU und Peripherie abgeschaltet werden, um Energie zu sparen; Aufwachen erfolgt per Interrupt o. Ä.
SPI: Serial Peripheral Interface: synchrone serielle Kommunikation, bei der Daten mit einem vom Master getriebenen Takt in beide Richtungen ausgetauscht werden und Geräte über Chip-Select-Leitungen ausgewählt werden. Wird für schnelle Bausteine genutzt.
Superloop (Endlosschleife): Eine Firmware-Struktur ohne Betriebssystem, bei der eine Endlosschleife in main nacheinander die einzelnen Aufgaben aufruft, während Dringendes in Interrupts erledigt wird.
Tastverhältnis: Der Anteil jeder Periode, in dem ein periodisches Impulssignal auf High liegt. Bei PWM legt es die mittlere Leistung fest.
UART: Eine Schaltung für asynchrone serielle Kommunikation ohne Taktleitung, bei der beide Seiten eine Baudrate vereinbaren und Zeichen durch Start- und Stoppbits gerahmt werden.
Unterspannungserkennung (Brown-out Detection): Eine Funktion, die den Mikrocontroller zurücksetzt, wenn die Versorgungsspannung unter das Betriebsminimum fällt, und so unzuverlässiges Verhalten und beschädigte Flash-Schreibvorgänge verhindert.
Vorteiler (Prescaler): Eine Schaltung, die den einem Timer o. Ä. zugeführten Takt mit einem festen Verhältnis teilt und so einen schnellen Takt in einen Bereich bringt, den der Timer zählen kann.
Watchdog-Timer: Ein Timer, der den Mikrocontroller zurücksetzt, wenn die Software ihn nicht innerhalb einer festgelegten Zeit zurückstellt, und so von außer Kontrolle geratenen oder hängenden Programmen erholt.

HDL und VerifikationÜbungsfragen →

Asynchroner Reset: Ein Reset, der Flipflops sofort beim Aktivieren des Reset-Signals initialisiert, unabhängig vom Takt. Das Lösen sollte mit dem Takt synchronisiert werden.
Blockierende Zuweisung (Blocking Assignment): Die Verilog-Zuweisung „=“, die die linke Seite sofort aktualisiert, sodass die nächste Anweisung den neuen Wert sieht. Verwendet in kombinatorischen always-Blöcken und Testbenches.
Gatterebenen-Simulation: Simulation der Netzliste nach der Synthese oder dem Layout, optional mit Verzögerungsinformationen, um Probleme zu finden, die auf RTL-Ebene unsichtbar sind.
Generate-Anweisung: Ein Verilog-Konstrukt, das Hardwarebeschreibungen durch Schleifen oder Bedingungen erweitert, etwa um ein Modul wiederholt in einem regelmäßigen Muster zu instanziieren.
Hardwarebeschreibungssprache (HDL): Eine Sprache zur Beschreibung von Struktur und Verhalten digitaler Schaltungen, etwa Verilog, SystemVerilog und VHDL, die durch Logiksynthese in Schaltungen umgesetzt wird.
Kombinatorische Schleife: Eine Struktur, in der eine kombinatorische Ausgabe ohne Flipflop auf ihren eigenen Eingang zurückgeführt wird. Sie kann schwingen oder nicht einschwingen und vereitelt die Timing-Analyse, weshalb sie vermieden wird.
Lint-Werkzeug (Linter): Ein Werkzeug, das HDL oder anderen Code ohne Simulation gegen Regeln prüft und problemanfällige Konstrukte wie Breitenabweichungen und ungewollte Latches meldet.
Mealy-Automat: Ein Zustandsautomat, dessen Ausgaben vom aktuellen Zustand und von den Eingaben abhängen. Eingangsänderungen erreichen die Ausgänge im selben Zyklus, ebenso aber Glitches am Eingang. Bei einem Moore-Automaten hängen die Ausgaben nur vom Zustand ab.
Nichtblockierende Zuweisung (Nonblocking Assignment): Die Verilog-Zuweisung „<=“, die zu einem Zeitschritt alle rechten Seiten auswertet, bevor alle linken Seiten gemeinsam aktualisiert werden. Sie entspricht dem Verhalten von Flipflops und wird für sequenzielle Logik verwendet.
One-Hot-Kodierung: Zustandskodierung mit einem Flipflop pro Zustand, von denen jeweils genau eines gesetzt ist. Die Logik ist tendenziell einfach und schnell; sie ist auf FPGAs verbreitet.
Referenzmodell: Ein separates Modell, oft in C, das dieselbe Funktion wie die Schaltung umsetzt. Seine Ergebnisse für dieselben Eingaben dienen als Erwartungswerte für die Ausgaben des Entwurfs.
Regressionstest: Erneutes Ausführen vorhandener Tests nach jeder Entwurfsänderung, um zu bestätigen, dass zuvor funktionierende Funktionen weiterhin funktionieren.
Reset-Synchronisierer: Eine Schaltung, die einen asynchronen Reset sofort anwendet, sein Lösen aber über zwei Flipflops auf den Takt ausrichtet, bevor er verteilt wird.
Sensitivitätsliste (Sensitivity List): Die Liste in @( ) nach einem Verilog-always, die die Signale nennt, die den Block auslösen. Auslassungen in kombinatorischer Logik führen dazu, dass Simulation und Hardware voneinander abweichen.
Synchroner Reset: Ein Reset, der an Taktflanken abgetastet wird, um Flipflops zu initialisieren. Das Timing ist leichter zu analysieren, doch er wirkt nicht, solange der Takt steht.
SystemVerilog: Eine Erweiterung von Verilog mit zusätzlichen Entwurfsmerkmalen wie dem Typ logic und always_ff/always_comb sowie Verifikationsmerkmalen wie Klassen, eingeschränkten Zufallsstimuli und Assertions.
Testbench: Nur für die Simulation bestimmter Code, der Eingänge des zu testenden Entwurfs ansteuert und dessen Ausgänge prüft. Da er nie synthetisiert wird, können Verzögerungen, Anzeigeanweisungen u. Ä. frei verwendet werden.
Ungewolltes Latch: Ein bei der Synthese entstehendes Latch, wenn eine als kombinatorische Logik gedachte Beschreibung unter einer Bedingung keinen Ausgang zuweist und der Wert daher gehalten werden muss.
Value Change Dump (VCD): Ein Standarddateiformat, das Signalwertänderungen während der Simulation aufzeichnet und zum Debuggen in Wellenform-Werkzeugen betrachtet wird.
Verifikation mit eingeschränkten Zufallsstimuli (Constrained Random): Verifikation, die zufällige Eingabewerte innerhalb der von der Spezifikation erlaubten Einschränkungen erzeugt und so breit auch Fälle abdeckt, an die Menschen nicht denken.
Verilog: Eine weit verbreitete Hardwarebeschreibungssprache für Entwurf und Verifikation digitaler Schaltungen, die Schaltungen als Module beschreibt, deren Verhalten über assign und always ausgedrückt wird.
Vierwertige Logik: Die vier in der HDL-Simulation verwendeten Werte: 0, 1, X (unbekannt) und Z (hochohmig). Nicht initialisierte oder kollidierende Signale werden zu X.
X-Optimismus: In der HDL-Simulation die Neigung, dass Bedingungen mit unbekanntem X zu definierten Werten aufgelöst werden, statt X weiterzugeben, wodurch Fehler verdeckt werden.

E/A-Schnittstellen und BusseÜbungsfragen →

128b/130b-Kodierung: Leitungskodierung, die 128 Datenbits mit einem 2-Bit-Header sendet, etwa 98,5 % effizient, und sich für Flankenwechsel auf Scrambling stützt. Wird ab PCI Express 3.0 verwendet.
8b/10b-Kodierung: Leitungskodierung, die 8 Datenbits als 10-Bit-Code mit ausgeglichenen Nullen und Einsen und kurzen Läufen sendet. Sie erleichtert die Taktrückgewinnung, begrenzt die Effizienz aber auf 80 %.
Augendiagramm (Eye Diagram): Ein Diagramm, das viele Bitperioden einer Signalform übereinanderlegt. Die Höhe des mittleren Auges zeigt den Störabstand, seine Breite die Zeitreserve.
AXI: Ein On-Chip-Bus aus den AMBA-Spezifikationen von Arm, der Blöcke in einem SoC verbindet, mit fünf unabhängigen Kanälen und einem VALID/READY-Handshake. Varianten sind AXI4-Lite und AXI4-Stream.
Bitfehlerrate (BER): Der Anteil der übertragenen Bits, die falsch empfangen werden. Schnelle serielle Verbindungen verlangen typischerweise Werte wie 10^-12 oder weniger.
Compute Express Link (CXL): Ein Standard auf der physikalischen Schicht von PCI Express, der kohärentes Teilen von Speicher zwischen CPUs und Beschleunigern oder Speichergeräten ermöglicht.
Differenzielle Signalübertragung: Signalübertragung, die auf zwei Leitungen gegenläufige Signale sendet und 0 und 1 durch ihre Spannungsdifferenz darstellt. Auf beiden gleich eingekoppelte Störungen heben sich auf, was schnelle Übertragung mit kleinen Spannungshüben erlaubt.
Hot-Plug (Betrieb im laufenden Zustand): Anschließen und Trennen von Geräten bei eingeschalteter Spannung, wobei das Betriebssystem sie automatisch erkennt oder abmeldet. Wird bei USB, Server-SSDs und mehr genutzt.
Isochrone Übertragung: Eine USB-Übertragungsart, die Bandbreite reserviert und in festen Abständen sendet, ohne bei Fehlern zu wiederholen. Wird für Audio und Video genutzt.
Kreditbasierte Flusssteuerung: Ein Verfahren, bei dem der Empfänger freien Pufferplatz als Credits bekannt gibt und der Sender nur innerhalb dieser sendet, so dass Puffer nie überlaufen.
Nachrichtensignalisierte Interrupts (MSI): Ein Verfahren, bei dem ein Gerät einen Interrupt durch einen Schreibzugriff auf eine festgelegte Adresse meldet. Es braucht keine eigene Interrupt-Leitung und erlaubt einem Gerät viele Interrupts.
Network-on-Chip (NoC): Eine On-Chip-Verbindungsstruktur aus Routern und Verbindungen, die als Netzwerk angeordnet ist und Daten als Pakete befördert, wobei viele Übertragungen zwischen Blöcken gleichzeitig laufen.
NRZ: Non-Return-to-Zero: das einfachste Übertragungsverfahren, das mit zwei Spannungspegeln 1 Bit pro Symbol sendet.
PAM4: Vierstufige Pulsamplitudenmodulation, die 2 Bit pro Symbol sendet. Sie verdoppelt die Bitrate bei gleicher Symbolrate, verringert aber den Störabstand.
PCI Express: Eine schnelle serielle Erweiterungsschnittstelle, die die CPU mit GPUs, SSDs, Netzwerkkarten und mehr verbindet, auch PCIe geschrieben. Lanes werden für die Bandbreite gebündelt, und die Geschwindigkeit verdoppelt sich etwa mit jeder Generation.
Retimer: Eine Schaltung, die ein schnelles serielles Signal empfängt, die Bits entscheidet und ein sauberes Signal neu sendet. Wird mitten im Kanal eingefügt, um die Reichweite zu vergrößern.
Root Complex: Die Wurzel des PCI-Express-Baums, mit CPU und Speicher verbunden, von der sich Verbindungen über Switches zu Geräten (Endpoints) verzweigen.
SerDes (Serialisierer/Deserialisierer): Serializer/Deserializer: eine Schaltung, die parallele On-Chip-Daten für die Übertragung in einen schnellen seriellen Bitstrom umwandelt und beim Empfänger die parallelen Daten wiederherstellt. Sie ist das Herz schneller serieller Bitübertragungsschichten.
Signalentzerrer (Equalizer): Eine Schaltung, die ausgleicht, dass ein Kanal hohe Frequenzen stärker dämpft und das Signal dadurch verschmiert. Beispiele sind CTLE und DFE im Empfänger und De-Emphasis im Sender.
Spreizspektrum-Takt (SSC): Leichtes, langsames Variieren der Taktfrequenz, um die Energie der elektromagnetischen Abstrahlung auf ein breiteres Band zu verteilen und ihre Spitzen zu senken.
Takt- und Datenrückgewinnung (CDR): Eine Empfängerschaltung, die den Takt aus den Flankenwechseln der empfangenen Daten gewinnt und jedes Bit entscheidet, so dass keine eigene Taktleitung nötig ist.
USB Power Delivery: Eine Spezifikation, in der Quelle und Senke über USB Spannung und Strom aushandeln und die bis zu 48 V und 240 W erlaubt.
Wellenwiderstand: Das Verhältnis von Spannung zu Strom, das eine entlang einer Leitung laufende Welle sieht, bestimmt durch Leiterbahnbreite und Lagenabstand. Änderungen entlang des Weges verursachen Reflexionen.

LeistungsanalyseÜbungsfragen →

Benchmark (Leistungsvergleichstest): Ein repräsentatives Programm, das unter festgelegten Bedingungen ausgeführt wird, um die Leistung von Computern oder Programmen zu vergleichen. Wichtig ist, solche zu wählen, die der tatsächlichen Nutzung nahekommen.
Beobachtereffekt (Probe Effect): Das Phänomen, dass das Hinzufügen eines Messmechanismus das Verhalten des gemessenen Programms verändert.
Beschleunigungsfaktor (Speedup): Ausführungszeit vor einer Verbesserung geteilt durch die Zeit danach; ein Wert von 2 bedeutet doppelt so schnell.
CPU-Zeit: Die gesamte Zeit, die die CPU mit der Ausführung der Befehle eines Programms verbracht hat, ohne Wartezeiten; bei paralleler Ausführung kann sie die Wanduhrzeit übersteigen.
Durchsatz: Die Menge an Arbeit, Anfragen oder Daten, die pro Zeiteinheit verarbeitet wird; eine andere Kennzahl als die Latenz, die beschreibt, wie schnell eine einzelne Aufgabe abgeschlossen wird.
Flame Graph (Flammendiagramm): Eine Profiling-Visualisierung, die Aufrufketten vertikal stapelt, wobei die Breite jeder Funktion ihren Zeitanteil zeigt.
Geometrisches Mittel: Die n-te Wurzel aus dem Produkt von n Werten, zur Mittelung von Leistungsverhältnissen verwendet, weil der Vergleich nicht von der gewählten Referenz abhängt.
Gustafsons Gesetz: Die Beobachtung, dass beim Hinzufügen von Prozessoren und Vergrößern des Problems der parallele Anteil wächst und der Gewinn nahezu proportional zur Prozessorzahl ausfällt.
Harmonisches Mittel: Der Kehrwert des Mittelwerts der Kehrwerte, zur Mittelung von Raten über gleiche Arbeitsmengen verwendet.
Leistungszähler (Performance Counter): Ein Hardwarezähler in der CPU, der Ereignisse wie ausgeführte Befehle, Cache-Fehlzugriffe und Sprungfehlvorhersagen zählt.
Littles Gesetz: Der Zusammenhang, dass die durchschnittliche Anzahl im System gleich der Ankunftsrate mal der durchschnittlichen Verweilzeit ist: L = λW.
Mikro-Benchmark: Ein Benchmark, der eine winzige isolierte Operation zeitlich misst; Fallstricke wie das Wegoptimieren der Berechnung durch den Compiler sind zu beachten.
Parallele Effizienz: Der parallele Speedup geteilt durch die Anzahl der Prozessoren; er zeigt an, wie wirksam die Kerne genutzt werden.
Profiler: Ein Werkzeug, das misst, welche Funktionen oder Teile eines Programms Ausführungszeit verbrauchen, per Sampling oder Instrumentierung.
Schwache Skalierung (Weak Scaling): Parallele Leistungsbewertung, die die Problemgröße pro Prozessor festhält, während die Gesamtgröße wächst, und prüft, ob die Zeit konstant bleibt.
SPEC CPU: Eine Standard-CPU-Benchmark-Suite aus vielen Programmen auf Basis realer Anwendungen, die Verhältnisse zu einer Referenzmaschine meldet, zusammengefasst per geometrischem Mittel.
Starke Skalierung (Strong Scaling): Parallele Leistungsbewertung, die die Problemgröße festhält und misst, wie stark die Zeit beim Hinzufügen von Prozessoren sinkt.
STREAM-Benchmark: Ein Benchmark, der große Arrays kopiert und addiert, um die tatsächlich erreichbare Speicherbandbreite zu messen.
Tail-Latenz: Das langsame Ende der Antwortzeitverteilung, etwa das 99. Perzentil, das die Gesamtlatenz bestimmt, wenn eine Aufgabe auf viele Komponenten wartet.
Takte pro Befehl (CPI): Die durchschnittliche Anzahl von Taktzyklen pro Befehl, ein Faktor in Ausführungszeit = Befehlsanzahl × CPI × Taktzeit, und der Kehrwert von IPC.
Top-down-Analyse: Eine Methode, die mit Leistungszählern die Issue-Slots der CPU in Frontend-gebunden, Backend-gebunden, Fehlspekulation und Retiring aufteilt und so Engpässe eingrenzt.
Wanduhrzeit (Wall-Clock-Zeit): Die tatsächlich verstrichene Zeit von Anfang bis Ende, einschließlich Wartezeiten auf E/A und Zeiten, in denen andere Programme liefen.

Hardware-SicherheitÜbungsfragen →

Echter Zufallszahlengenerator (TRNG): Eine Schaltung, die Zufallszahlen aus unvorhersehbaren physikalischen Phänomenen wie thermischem Rauschen oder Oszillator-Jitter erzeugt und als Quelle für kryptografische Schlüssel dient.
eFuse: Einmalig programmierbarer Speicher, der Bit für Bit durch Durchbrennen dünner Leiterbahnen mit Strom beschrieben wird und für gerätespezifische Schlüssel, Einstellungen und Rollback-Zähler dient.
Fehlerinjektionsangriff (Fault Injection): Ein Angriff, der einen Chip gezielt durch Spannungs- oder Taktglitches, Laser und Ähnliches zum Fehlverhalten bringt, um Authentifizierung zu umgehen oder Schlüssel zu erschließen.
Fernattestierung (Remote Attestation): Ein Mechanismus, bei dem ein Gerät den Zustand seiner laufenden Software mit einem Schlüssel im Chip signiert und einem entfernten Server zur Vertrauensprüfung vorlegt.
Gefälschter Chip: Ein gebrauchter, defekter oder minderwertiger Chip, der umetikettiert und als echt verkauft wird, was zu Ausfällen und Sicherheitsproblemen führt.
Gemessener Systemstart (Measured Boot): Ein Mechanismus, der Hashes der Software jeder Startstufe kumulativ in einem TPM o. Ä. festhält, sodass der Startzustand später überprüft werden kann.
Hardware-Trojaner: Schädliche Schaltungen, die beim Entwurf oder bei der Fertigung eingeschleust werden, um Informationen preiszugeben oder den Betrieb lahmzulegen. Sie werden nur unter seltenen Bedingungen aktiv und sind schwer zu entdecken.
Kaltstartangriff (Cold-Boot-Angriff): Ein Angriff, der DRAM-Inhalte ausliest, die nach dem Abschalten kurz erhalten bleiben, um Schlüssel und andere Geheimnisse zu extrahieren; Kühlung verlängert die Haltbarkeit. Verhindert durch Speicherverschlüsselung.
Kernel-Seitentabellen-Isolation (KPTI): Eine Betriebssystem-Gegenmaßnahme gegen Meltdown, die den Großteil des Kernelspeichers aus den Seitentabellen entfernt, während Benutzerprogramme laufen.
Manipulationsresistenz: Die Fähigkeit, physischen Angriffen wie dem Öffnen oder Sondieren eines Chips standzuhalten und interne Geheimnisse zu schützen, zum Beispiel durch Löschen von Schlüsseln bei Erkennung.
Meltdown: Eine Schwachstelle in manchen CPUs, bei der Kernelspeicher spekulativ gelesen werden konnte, bevor die Berechtigungsausnahme wirksam wurde, wobei Werte aus Cache-Spuren erschlossen wurden. Entschärft durch KPTI und andere Maßnahmen.
Physikalisch nicht klonbare Funktion (PUF): Ein Mechanismus, der chipindividuelle Fertigungsschwankungen nutzt, um für jeden Chip einzigartige, schwer kopierbare Werte zu erzeugen, sodass Schlüssel neu erzeugt werden können, ohne gespeichert zu sein.
Rollback-Schutz: Ein Mechanismus, der eine Mindestversionsnummer in unveränderlichem Speicher festhält, damit Software nicht auf ältere, verwundbare Versionen zurückgesetzt werden kann.
Secure Boot (gesicherter Systemstart): Ein Mechanismus, der in jeder Startstufe die digitale Signatur der nächsten Software prüft und nur authentische Software startet, wodurch eine Vertrauenskette entsteht.
Seitenkanalangriff: Ein Angriff, der Geheimnisse wie Schlüssel aus anderen physischen Informationen als der vorgesehenen Ausgabe erschließt, etwa Verarbeitungszeit, Stromverbrauch oder elektromagnetische Abstrahlung.
Sichere Enklave (Secure Enclave): Ein TEE-Ansatz, bei dem ein Teil einer Anwendung in einem Bereich läuft, dessen Speicher die CPU verschlüsselt und schützt, verborgen selbst vor Betriebssystem und Hypervisor.
Spectre: Eine 2018 bekannt gewordene Klasse von Schwachstellen, die fehlgeleitete spekulative Ausführung herbeiführt, um geheime Daten zu lesen, und deren Wert aus im Cache hinterlassenen Spuren erschließt.
Spekulative Ausführung: Eine CPU-Technik, die Anweisungen auf Basis von Vorhersagen, etwa von Sprungergebnissen, vorab ausführt, bevor diese bekannt sind. Falsche Ergebnisse werden verworfen, doch Spuren wie der Cache-Zustand können zurückbleiben.
Stromanalyse-Angriff (Power Analysis): Ein Seitenkanalangriff, der Geheimnisse aus den Stromverbrauchsverläufen eines Chips erschließt. Besonders mächtig ist die differenzielle Stromanalyse (DPA), die viele Verläufe statistisch auswertet.
Trusted Platform Module (TPM): Ein Sicherheitschip oder eine Sicherheitsfunktion, die Schlüssel erzeugt und speichert, Messwerte der gestarteten Software festhält und den Plattformzustand bescheinigt.
TrustZone: Arms Sicherheitsarchitektur für Prozessoren, die zwischen sicherer und normaler Welt umschaltet und über Bussignale den Zugriff auf Speicher und Peripherie unterscheidet und beschränkt.
Vertrauensanker (Root of Trust): Die Komponente, der als Ausgangspunkt von Sicherheitsprüfungen bedingungslos vertraut wird, etwa unveränderlicher ROM-Boot-Code und ein öffentlicher Schlüssel im Chip.
Vertrauenswürdige Ausführungsumgebung (TEE): Eine hardwaregeschützte Ausführungsumgebung, die selbst vom normalen Betriebssystem isoliert ist und für kritische Aufgaben wie Schlüsselverwaltung und Authentifizierung dient, zum Beispiel Arm TrustZone.
Zeitangriff (Timing-Angriff): Ein Seitenkanalangriff, der die von geheimen Werten abhängige Verarbeitungszeit ausnutzt; verhindert durch eine zeitkonstante Implementierung.
Zeitkonstante Implementierung: Eine Schreibweise für kryptografischen Code, bei der Verzweigungsrichtungen, Schleifenanzahlen und zugegriffene Speicheradressen nicht von geheimen Werten abhängen.

EnergieverwaltungÜbungsfragen →

ACPI: Advanced Configuration and Power Interface: der Standardmechanismus, mit dem ein Betriebssystem Energiezustände von Geräten, Energiesparen und Wärmehaushalt verwaltet.
Adaptive Spannungsskalierung (AVS): Eine Technik, die Geschwindigkeit und Temperatur jedes Chips auf dem Chip misst und sich der minimalen Spannung nähert, bei der er arbeitet, wodurch verschwendeter Spielraum entfällt.
Aktivitätsfaktor: Der Anteil der Signale einer Schaltung, die pro Taktzyklus schalten, das α in der Formel der dynamischen Leistung αCV²f. Er lässt sich durch Clock Gating und Ähnliches senken.
Amortisationszeit (Break-even-Zeit): Die Leerlaufdauer, die nötig ist, damit die in einem Stromsparzustand eingesparte Energie die zum Ein- und Austritt aufgewendete Energie übersteigt.
C-State: CPU-Ruhezustände, die die Schlaftiefe beschreiben. C0 ist aktiv; höhere Nummern verbrauchen weniger Strom, brauchen aber länger zum Aufwachen.
Dynamische Verlustleistung: Leistung, die in CMOS-Schaltungen beim Laden und Entladen von Kapazitäten verbraucht wird, wenn Signale schalten, ausgedrückt als αCV²f mit Aktivitätsfaktor α, Kapazität C, Spannung V und Frequenz f.
Einschaltreihenfolge (Power Sequencing): Die vorgegebene Reihenfolge, in der mehrere Versorgungsspannungen an einen Chip angelegt und abgeschaltet werden; ein Verstoß kann Fehlfunktion oder Latch-up verursachen.
Einschaltstrom (Inrush Current): Der große transiente Strom, der fließt, um Kapazitäten aufzuladen, sobald eine unversorgte Schaltung mit Spannung verbunden wird, und der die Versorgungsspannung einbrechen lassen kann.
Energie-Verzögerungs-Produkt (EDP): Eine Kennzahl, die die Energie pro Operation mit ihrer Dauer multipliziert und zur Bewertung des Verhältnisses von Energieeffizienz und Geschwindigkeit dient.
Isolationszelle: Eine an einer Blockgrenze platzierte Zelle, die laufender Logik einen festen Wert liefert, auch wenn die Ausgänge eines abgeschalteten Blocks undefiniert sind.
Leistungsbegrenzung (Power Capping): Festlegen und Durchsetzen einer Obergrenze für die Leistung von Servern oder CPUs, in Rechenzentren genutzt, um Strom- und Kühlungsgrenzen einzuhalten.
Near-Threshold-Betrieb: Betrieb mit einer Versorgungsspannung nahe der Transistorschwelle, der die Energie pro Operation stark senkt, auf Kosten von Geschwindigkeit und größerer Empfindlichkeit gegenüber Streuung.
P-State: Leistungsstufen einer laufenden CPU, definiert durch Kombinationen aus Frequenz und Spannung, die per DVFS passend zur Last umgeschaltet werden.
Pegelwandler (Level Shifter): Eine Schaltung, die Signalspannungen zwischen Blöcken mit unterschiedlichen Versorgungsspannungen so umsetzt, dass sie zur Empfangsseite passen.
Power Gating: Eine Stromspartechnik, die die Versorgung ungenutzter Blöcke abschaltet und deren Leckstrom fast vollständig beseitigt. Zustandssicherung und Aufwachzeit sind zu beachten.
Power Usage Effectiveness (PUE): Gesamtleistung eines Rechenzentrums geteilt durch die Leistung der IT-Geräte; Werte näher an 1 bedeuten höhere Effizienz.
Power-Management-IC (PMIC): Ein IC, das aus einer Batterie o. Ä. mehrere Spannungen erzeugt und das Einschaltsequenzieren sowie Spannungsänderungen verwaltet.
Race to Idle (schnell in den Leerlauf): Die Strategie, Arbeit schnell mit hoher Leistung zu erledigen und früh in tiefen Schlaf zu gehen; oft vorteilhaft, wenn die statische Leistung oder der Verbrauch anderer Komponenten groß ist.
Retention-Register: Ein Flipflop, das seinen Zustand in einem kleinen dauerhaft versorgten Speicherelement behält, während der Block per Power Gating abgeschaltet ist, sodass der Betrieb dort fortgesetzt werden kann, wo er aufgehört hat.
Selbstauffrischung (Self-Refresh): Ein DRAM-Stromsparzustand, in dem sich das DRAM ohne Befehle des Speichercontrollers selbst auffrischt, um den Inhalt zu behalten; genutzt im Systemschlaf.
Spannungsdomäne (Power Domain): Ein Bereich eines Chips mit gleicher Versorgungsspannung und gemeinsamer Ein-/Ausschaltsteuerung, sodass Spannung und Leistung pro Block verwaltet werden können.
Statische Verlustleistung: Leistung, die durch Leckströme über sperrende Transistoren dauerhaft verbraucht wird, auch wenn Signale nicht schalten, auch Leckleistung genannt. Sie steigt steil mit der Temperatur.
Thermische Drosselung (Thermal Throttling): Steuerung, die Frequenz und Spannung senkt, wenn ein Chip zu heiß wird, um die Wärmeentwicklung zu verringern und ihn zu schützen.
Tickless-Kernel: Ein Betriebssystemkern, der den periodischen Timer-Tick auf untätigen CPUs anhält, sodass sie bis zur nächsten Arbeit schlafen können.
Turbo-Modus: Betrieb, bei dem eine CPU o. Ä. die Frequenz automatisch über den Nennwert anhebt, wenn Leistungs- und Wärmespielraum es zulassen.