Was ist Generate-Anweisung?

Ein Verilog-Konstrukt, das Hardwarebeschreibungen durch Schleifen oder Bedingungen erweitert, etwa um ein Modul wiederholt in einem regelmäßigen Muster zu instanziieren.

Japanische Bezeichnung: generate文

Fachgebiet: HDL und Verifikation