Was ist Latch-up?

Zustand, in dem eine parasitäre Thyristorstruktur in einer CMOS-Schaltung zündet und ein großer Strom dauerhaft zwischen Versorgung und Masse fließt. Er wird durch Anordnung der Wannenkontakte, Guard-Ringe und ähnliche Maßnahmen verhindert.

Japanische Bezeichnung: ラッチアップ

Fachgebiet: Zuverlässigkeit

Verwandte Begriffe

Arrhenius-Modell Badewannenkurve Elektromigration ESD (elektrostatische Entladung) FIT (Failures in Time) Heiße-Ladungsträger-Injektion (HCI) MTTF (mittlere Zeit bis zum Ausfall, mean time to failure) NBTI (Negative-Bias-Temperatur-Instabilität) Soft Error (temporärer Bitfehler) TDDB (zeitabhängiger dielektrischer Durchbruch, time-dependent dielectric breakdown)

Zurück zum Glossar