Was ist Clock Gating (Taktabschaltung)?
Stromspar-Entwurfstechnik, die den Takt für ruhende Schaltungsblöcke abschaltet und so unnötige Schaltleistung vermeidet.
Japanische Bezeichnung: クロックゲーティング
Fachgebiet: IC-Entwurfsablauf und EDA
Verwandte Begriffe
DRC (Entwurfsregelprüfung, design rule check) FPGA High-Level-Synthese (HLS) Logiksynthese LVS (Layout-versus-Schaltplan-Prüfung) Netzliste (Netlist) PDK (Prozess-Design-Kit) Platzierung und Verdrahtung (place and route) RTL (Register-Transfer-Ebene, register-transfer level) SPICE