Was ist Testbench?

Nur für die Simulation bestimmter Code, der Eingänge des zu testenden Entwurfs ansteuert und dessen Ausgänge prüft. Da er nie synthetisiert wird, können Verzögerungen, Anzeigeanweisungen u. Ä. frei verwendet werden.

Japanische Bezeichnung: テストベンチ

Fachgebiet: HDL und Verifikation

Verwandte Begriffe

Asynchroner Reset Blockierende Zuweisung (Blocking Assignment) Gatterebenen-Simulation Generate-Anweisung Hardwarebeschreibungssprache (HDL) Kombinatorische Schleife Lint-Werkzeug (Linter) Mealy-Automat Nichtblockierende Zuweisung (Nonblocking Assignment) One-Hot-Kodierung

Zurück zum Glossar