Was ist Standardzelle?

Ein vorentworfener, vorverifizierter Baustein wie ein Logikgatter oder Flipflop. Die Zellen haben eine einheitliche Höhe, damit automatisches Place-and-Route sie aneinanderreihen und große Schaltungen aufbauen kann.

Japanische Bezeichnung: スタンダードセル

Fachgebiet: IC-Entwurfsablauf und EDA

Verwandte Begriffe

Clock Gating (Taktabschaltung) DRC (Entwurfsregelprüfung, design rule check) FPGA High-Level-Synthese (HLS) Logiksynthese LVS (Layout-versus-Schaltplan-Prüfung) Netzliste (Netlist) PDK (Prozess-Design-Kit) Platzierung und Verdrahtung (place and route) RTL (Register-Transfer-Ebene, register-transfer level)

Zurück zum Glossar