Was ist High-Level-Synthese (HLS)?

Automatisches Erzeugen von RTL aus einem in C, C++ o. Ä. geschriebenen Algorithmus. Sie wird bei der Entwicklung von FPGAs und Beschleunigern eingesetzt.

Japanische Bezeichnung: 高位合成(HLS)

Fachgebiet: IC-Entwurfsablauf und EDA

Verwandte Begriffe

Clock Gating (Taktabschaltung) DRC (Entwurfsregelprüfung, design rule check) FPGA Logiksynthese LVS (Layout-versus-Schaltplan-Prüfung) Netzliste (Netlist) PDK (Prozess-Design-Kit) Platzierung und Verdrahtung (place and route) RTL (Register-Transfer-Ebene, register-transfer level) SPICE

Zurück zum Glossar