Übergabe der fertigen, verifizierten Layoutdaten an die Fertigung zur Maskenherstellung. Der Name stammt aus der Zeit, als Daten auf Magnetband geliefert wurden.
Japanische Bezeichnung: テープアウト
Fachgebiet: IC-Entwurfsablauf und EDA
Clock Gating (Taktabschaltung) DRC (Entwurfsregelprüfung, design rule check) FPGA High-Level-Synthese (HLS) Logiksynthese LVS (Layout-versus-Schaltplan-Prüfung) Netzliste (Netlist) PDK (Prozess-Design-Kit) Platzierung und Verdrahtung (place and route) RTL (Register-Transfer-Ebene, register-transfer level)