Zustand, in dem sich die Verarmungszonen von Source und Drain vereinen und ein Strom fließt, den das Gate nicht steuern kann. Er tritt auf, wenn der Kanal zu kurz oder die Substratdotierung zu niedrig ist.
Japanische Bezeichnung: パンチスルー
Fachgebiet: MOSFET
CMOS DIBL Einsatzspannung (Schwellenspannung) Flachbandspannung (flat-band voltage) Geschwindigkeitssättigung (velocity saturation) GIDL (gateinduzierter Drain-Leckstrom, gate-induced drain leakage) Inversionsschicht Kanallängenmodulation (channel-length modulation) Kurzkanaleffekt LDD-Struktur (LDD structure)