HDL und Verifikation
Lernen Sie die Grundlagen von Verilog und SystemVerilog mit Multiple-Choice-Fragen: synthetisierbarer Code, blockierende und nichtblockierende Zuweisungen, unbeabsichtigte Latches, Zustandsautomaten, Testbenches und Assertions.
Die Fragen zu diesem Thema folgen in Kürze.
HDL und Verifikation: Das Wichtigste
Digitale Schaltungen werden in Hardwarebeschreibungssprachen (HDLs) wie Verilog und SystemVerilog geschrieben. Der Code sieht aus wie ein Programm, beschreibt aber Hardware, die nebenläufig arbeitet. HDLs haben eigene Regeln: welche Konstrukte sich zu Schaltungen synthetisieren lassen, wann blockierende und wann nichtblockierende Zuweisungen zu verwenden sind und wie fehlende Bedingungen unbeabsichtigte Latches erzeugen.
Ob eine Schaltung korrekt ist, wird mit einer Testbench geprüft, die Eingänge ansteuert. Vom Schreiben von Zustandsautomaten und der automatischen Prüfung von Eigenschaften mit Assertions über die Messung der Verifikationsvollständigkeit mit Coverage bis zur Erzeugung von Schaltungen aus C mit High-Level-Synthese behandelt dieses Thema die Grundlagen des Entwerfens und Verifizierens mit HDLs.