先端トランジスタ(FinFET・GAA)

先端トランジスタ(FinFET・GAA)の問題一覧（50問）

1. FinFETの構造上の特徴として正しいものはどれか。
2. GAA(ゲートオールアラウンド)型トランジスタの説明として正しいものはどれか。
3. MOSFETの短チャネル効果として当てはまるものはどれか。
4. ゲート絶縁膜にHigh-k(高誘電率)材料を使う主な理由はどれか。
5. トランジスタのチャネルにひずみ(応力)を加える技術の主な目的はどれか。
6. EOT(等価酸化膜厚)の説明として正しいものはどれか。
7. SOI(Silicon On Insulator)構造の説明として正しいものはどれか。
8. DIBL(Drain Induced Barrier Lowering)の説明として正しいものはどれか。
9. FinFETでトランジスタの実効的なチャネル幅を調整する方法として正しいものはどれか。
10. GAAの次の世代の構造として研究されているCFET(Complementary FET)の特徴として正しいものはどれか。
11. High-k/メタルゲートのトランジスタで、しきい値電圧を調整する主な手段の一つはどれか。
12. ゲートラスト(リプレースメントメタルゲート)プロセスの説明として正しいものはどれか。
13. 完全空乏型SOI(FD-SOI)トランジスタの利点として正しいものはどれか。
14. 微細なトランジスタで、チャネル中の不純物原子の数や位置の統計的なばらつきによってしきい値電圧がばらつく現象を何と呼ぶか。
15. FinFETと比べたときの、ナノシート型GAAトランジスタの設計上の利点として正しいものはどれか。
16. FinFETの細いフィンをつくるのに使われる、側壁スペーサーを利用してリソグラフィの限界より細かいパターンをつくる技術はどれか。
17. ナノシート型GAAトランジスタの製造で、SiとSiGeを交互に積み重ねた層からSiGe層だけを選択的に除去する理由として正しいものはどれか。
18. FinFETやSOIトランジスタで問題になりやすい自己発熱の原因として正しいものはどれか。
19. 微細化が進んだトランジスタで、性能を制限する要因として重要性が増しているものはどれか。
20. 将来の極微細トランジスタのチャネル材料として研究されている、二硫化モリブデン(MoS2)などの材料の特徴として正しいものはどれか。
21. FinFETのソース・ドレインで、フィンの上にエピタキシャル成長で結晶を盛り上げる主な目的はどれか。
22. 金属と半導体のコンタクト抵抗を下げるための基本的な方法として正しいものはどれか。
23. ロジックの微細化の度合いを表す指標として、プロセスの世代名(ノード名)より実態を示すとされるものはどれか。
24. サブスレッショルド係数の60 mV/decの壁を超えることをめざして研究されている素子はどれか。
25. ナノシート型GAAで、各シートの間のゲートとソース・ドレインの間に設ける絶縁物(インナースペーサー)の主な役割はどれか。
26. スタンダードセルの高さを、配線トラックの本数で表したとき、トラック数を減らすことの効果として正しいものはどれか。
27. 同じチップの中で、しきい値電圧の異なる複数種類のトランジスタを使い分ける目的として正しいものはどれか。
28. ゲートを絶縁膜で覆っておき、コンタクトの位置が多少ずれてもゲートとショートしないようにする技術はどれか。
29. pMOSのチャネル材料として、シリコンの代わりにSiGeやゲルマニウムが検討・採用されている理由はどれか。
30. トランジスタの層をウエハの上に順に積み重ねてつくる、チップの貼り合わせによらない3次元集積の方式はどれか。
31. FinFET(IntelはTri-Gateと呼んだ)を初めて量産のロジック製品に採用した企業と世代の組み合わせとして正しいものはどれか。
32. GAA(ナノシート)型トランジスタを、世界で最初に量産に採用したと発表した企業と世代の組み合わせとして正しいものはどれか。
33. トランジスタを微細化する主な目的として正しいものはどれか。
34. ナノシート型GAAトランジスタの「ナノシート」が指すものとして正しいものはどれか。
35. 「High-kゲート絶縁膜」のkが表すものはどれか。
36. フィンの高さ50 nm、幅6 nmのFinFETで、フィン1本あたりの実効的なチャネル幅(ゲートが囲む周の長さ)に最も近いものはどれか。
37. FinFETで短チャネル効果を十分に抑えるために、フィンの幅について一般に求められることはどれか。
38. High-k/メタルゲートのトランジスタで、シリコンとHigh-k膜(ハフニウム系酸化膜など)の間に、ごく薄いSiO2などの層を設けることが多い理由はどれか。
39. 将来のnMOSのチャネル材料として、InGaAsなどのIII-V族化合物半導体が研究されてきた主な理由はどれか。
40. トランジスタの性能指標「Ion/Ioff比」の説明として正しいものはどれか。
41. 平面型トランジスタからFinFETに移行したことで、サブスレッショルド係数(SS)は一般にどう変わったか。
42. 微細化が物理的に難しくなるなかで、設計とプロセス技術を同時に検討して、面積や性能を最適化する取り組みを何と呼ぶか。
43. 量産されているナノシート型GAAトランジスタで、1つのトランジスタに積み重ねるナノシートの枚数として一般的なものはどれか。
44. nMOSとpMOSのナノシートの間に薄い絶縁の壁を挟んで近づけ、セルの面積を小さくする構造はどれか。
45. チャネルが非常に短くなり、キャリアがソースからドレインまで散乱をほとんど受けずに走り抜ける状態を何と呼ぶか。
46. ソース・チャネル・ドレインを同じ導電型・同じ濃度でつくり、PN接合をもたないトランジスタはどれか。
47. バルク基板上につくるFinFETで、フィンの根元(ゲートで制御しにくい部分)に高濃度の不純物層を設ける目的はどれか。
48. 短チャネル効果の強さを見積もるのに使われる「スケール長(ナチュラル長)λ」の説明として正しいものはどれか。
49. フィンやナノシートの厚さを数nmまで薄くしたときに生じる量子閉じ込め効果の影響として正しいものはどれか。
50. (100)面のウエハ上に一般的な向きでつくったFinFETでは、チャネルとなるフィンの側面は主に(110)面になる。このことによる移動度への影響として正しいものはどれか。

デバイスのほかの分野

• DRAM 50問正答率 —
• SRAM・フラッシュメモリ 50問正答率 —
• 次世代メモリ 50問正答率 —
• CPU・アーキテクチャ 50問正答率 —
• パワー半導体 50問正答率 —
• イメージセンサ・光デバイス 50問正答率 —
• 化合物半導体 50問正答率 —
• MEMS・センサ 50問正答率 —