先進電晶體(FinFET與GAA)

閘極絕緣膜使用 High-k(高介電常數)材料的主要原因為何?

  1. A使用介電常數高的材料,就能在加厚實體膜厚、抑制穿隧電流的同時,獲得較大的閘極電容
  2. B為了降低配線的電阻
  3. C為了讓閘極絕緣膜本身變得不再需要
查看答案與解析

正確答案:A. 使用介電常數高的材料,就能在加厚實體膜厚、抑制穿隧電流的同時,獲得較大的閘極電容

當 SiO2 薄於約 1.2 nm 時,由穿隧電流造成的閘極漏電會隨膜厚每減少 0.1 nm 成倍數急遽增加。若使用相對介電常數約 20~25 的鉿系氧化物,在相同閘極電容下可將實體膜厚增為數倍,把漏電抑制數個數量級。High-k 膜與多晶矽閘極的界面容易使臨界電壓被固定(費米能階釘扎),因此與金屬閘極搭配使用,自 45 nm 世代(2007 年)起採用。

練習這個領域 前往領域頁面

先進電晶體(FinFET與GAA)的其他題目

  1. 對電晶體通道施加應變(應力)之技術的主要目的為何?
  2. 下列關於 EOT(等效氧化層厚度)的說明,何者正確?
  3. 下列關於 SOI(絕緣層上覆矽,Silicon On Insulator)結構的說明,何者正確?
  4. 下列關於 DIBL(汲極引致能障降低,Drain Induced Barrier Lowering)的說明,何者正確?
  5. 在 FinFET 中,調整電晶體有效通道寬度的方法,下列何者正確?

這個領域的比較