微縮之後：半導體技術的下一步
長期以來，半導體靠著把電晶體做小，變得更快、更省電、更便宜。但只靠微縮來提升效能，已經一年比一年困難。本頁說明其原因，並把目前正在研究與導入的技術方向，對應到本站的用語、比較頁與練習題。
微縮變得困難的原因
1965年提出的摩爾定律，是指晶片上的電晶體數量大約每兩年增加一倍的經驗法則。過去很長一段時間，電晶體變小時，還能依照丹納德縮放定律降低電壓，因此不必增加單位面積的功耗就能變快。
然而從2000年代中期前後開始，臨界電壓與電源電壓難以再降低，漏電流也增加，丹納德縮放定律不再成立。目前仍有以下幾道牆：
- 閘極控制變弱：通道變短後，即使閘極把電晶體關閉，電流仍容易漏過(短通道效應)。
- 導線變慢：導線越細，電阻越大，RC延遲與功率損耗也越大。由導線而非電晶體決定效能的情況越來越多。
- 微影與製造成本：要畫出更細的圖形，需要EUV微影等昂貴設備與更多製程步驟，每顆電晶體的成本越來越難降低。
- 散熱：在小面積內塞進越多電晶體，熱就越難排出。
另外，「3 nm」「2 nm」等世代名稱，現在已不代表閘極長度等特定尺寸，而是用來區分世代的名稱。
因此，業界同時朝多個方向提升效能：改變電晶體的形狀、改變電源導線的走法、把晶片疊起來、用光取代電訊號、採用矽以外的材料，以及重新思考記憶體與運算的關係。以下依序介紹。
1. 改變電晶體的形狀：從 FinFET 到 GAA、CFET
平面式電晶體的閘極只接觸通道的上表面。FinFET把通道立起來做成鰭狀，由閘極從三面包覆，更容易控制。GAA(環繞式閘極)則把薄板狀的通道(奈米片)疊起來，從四面完全包覆。業界已在3 nm至2 nm級的世代開始轉向GAA。
再往後的候選技術，是把nMOS與pMOS上下疊起來的CFET(互補式場效電晶體)。它有機會用更小的面積做出相同的電路，目前正在研發中。
此外，把電源導線移到晶圓背面的背面供電也開始導入量產，好處是能減少正面導線的擁擠與電壓降。這些技術是以同時最佳化設計與製程的DTCO思維來推動的。
2. 畫出更細的圖形：EUV 與 High-NA EUV
支撐微縮的是曝光技術。波長13.5 nm的EUV微影，能以更少的步驟畫出過去用波長193 nm的ArF浸潤式微影必須多次曝光才能完成的細微圖形。把光學系統的數值孔徑(NA)從0.33提高到0.55的High-NA EUV也正在導入。不過也帶來新的課題，例如設備價格，以及一次能曝光的範圍只有原來的一半。利用高分子自然形成的規則圖案的導向自組裝（DSA），也正在研究與EUV結合以減少變異。
3. 疊起來再連接：先進封裝、3D封裝與小晶片
與其把一顆晶片做得更大、更細，業界越來越常在同一個封裝內緊密連接多顆晶片。依功能拆成較小的晶片(小晶片)再組合，良率比一顆大晶片好，也能讓各部分選用最適合的製程世代。
把晶片並排放在矽中介層上連接的是2.5D封裝；把晶片上下堆疊，並以TSV(矽穿孔)等方式連接的是3D封裝。AI用的GPU會採用CoWoS等封裝，把HBM(由DRAM晶片堆疊而成的記憶體)放在處理器旁邊。以銅電極直接接合晶片的混合鍵合，能以比焊料凸塊更細的間距做出更多連接。另外也制定了連接小晶片的標準介面UCIe。
以玻璃作為封裝基板芯材的玻璃核心基板，以及不用圓形晶圓、改用大型方形面板一次封裝的面板級封裝（PLP），也被視為下一步而受到關注。不貼合晶片、而是在同一片晶圓上依序堆疊電晶體層的單晶3D整合也在研究中。
4. 用光取代電來連接：矽光子
把資料送出晶片的電導線，速度越快，損耗與功耗就越大。因此，以矽的製造技術做出光學電路的矽光子，讓訊號改以光來傳送的做法逐漸普及。除了用於資料中心的光收發模組，把光學元件與處理器或交換器放進同一封裝的CPO(共同封裝光學)也正走向實用。電導線越長損耗越大，所以越靠近晶片轉換成光越有利。
5. 使用矽以外的材料
矽並非所有用途的最佳選擇。在轉換電力的功率半導體中，能隙較大的SiC(碳化矽)與GaN(氮化鎵)已用於電動車與快速充電器等。能隙更大的Ga2O3(氧化鎵)與鑽石半導體也在研究中。
在邏輯電晶體方面，研究人員正在研究以只有數個原子層厚的二維材料作為未來的通道材料。在導線方面，也在評估能取代銅的金屬，因為銅線變得很細時電阻會急遽上升。
6. 改變記憶體與運算的關係
在AI運算中，比起運算本身，在記憶體與處理器之間搬運資料所花的時間與電力往往更成問題。除了像HBM那樣把記憶體放近一點，在記憶體內部或旁邊進行運算的記憶體內運算也正在研究中。模仿大腦神經迴路、以脈衝進行運算的神經型態運算，也是減少資料搬移、降低功耗的嘗試之一。
記憶體本身也在改變。3D NAND靠著把記憶單元垂直堆疊來擴大容量，DRAM也有同樣往上堆疊的3D DRAM研究。此外，MRAM、ReRAM、FeFET等斷電後資料不會消失的新型記憶體，也開始依用途被採用。
7. 改變運算的原理：量子電腦
與縮小電晶體完全不同的方向，是利用量子力學的疊加與糾纏來運算的量子位元研究。量子位元很容易因與環境的交互作用而失去量子狀態，也就是退相干，因此超導的Transmon 量子位元要放在稀釋冷凍機中冷卻到接近絕對零度才能使用。矽的自旋量子位元則因為能沿用半導體晶圓廠的製造技術而受到矚目。要進行實用的運算，需要以許多實體量子位元保護一個邏輯量子位元的量子錯誤更正，控制用的低溫 CMOS 等半導體技術在其中扮演重要角色。另一方面，由於擔心未來的量子電腦能破解現有的公開金鑰加密，轉換到後量子密碼的工作也已經開始。
建議的學習方式
先了解現有技術的極限在哪裡，新技術就比較容易理解。建議先在MOSFET與微影分類確認基礎，再進入本頁介紹的分類。想完整學習製造流程，可以使用學習課程「完整掌握製造製程」。
常見問題
摩爾定律已經結束了嗎？
一般認為，只要把電晶體做小，速度、功耗與成本就會自動一起改善的時代已經結束。另一方面，透過電晶體結構的改良、3D封裝與小晶片等方式，以晶片或封裝整體來看的整合度與效能仍持續提升。摩爾定律是否結束，取決於要計算的是什麼(每顆晶片的電晶體數、成本，還是效能)。
「2 nm」的電晶體真的只有2 nm大嗎？
不是。現在的世代名稱並不代表閘極長度或導線間距等特定尺寸。實際尺寸比名稱中的數字大得多，名稱是用來表示「整合度或效能比上一代更高」的世代稱呼。
本頁的內容是什麼時候的資訊？
本頁說明的是技術的大方向，不涉及特定產品或量產時程。各公司的量產狀況與新技術的導入時間變化很快，最新資訊請以各公司的公告等為準。