「2奈米」「3奈米」是什麼的長度？看懂晶片製程世代的數字
「2奈米」「3奈米」（2 nm、3 nm）是替製造半導體晶片的技術世代取的名稱。晶片裡並沒有哪個部分的長度是 2 nm。以前，這個數字和電路的尺寸大致相同。從1990年代中期左右開始出現落差，現在它代表的是「能比上一代排得更密」的稱呼。
這篇文章可以了解
- 1 nm（奈米）有多小
- 世代的數字以前是什麼的長度，後來為什麼和尺寸脫鉤
- 世代前進時，實際上變小的是什麼
- 不同公司的「◯ nm」為什麼不能直接比較
- 「2 nm 級」世代使用的電晶體形狀（GAA）
先備知識：知道電晶體是「在閘極加上電壓來導通、關閉的開關」，會比較容易閱讀。詳細說明請見「電晶體是什麼？」。
生活周遭：新聞裡的「2奈米」
「台積電（TSMC）開始量產2奈米」「Rapidus 在北海道推進2奈米試產」。從2025年左右起，常常看到這樣的新聞。蘋果（Apple）在2023年也有類似的說法。它把 iPhone 15 Pro 用的晶片「A17 Pro」，稱為「業界首款 3 奈米晶片」。
這裡的「2 nm」「3 nm」，是表示製造晶片的技術（製程）世代的數字。業界把這種世代稱為「製程節點」，簡稱「節點」。一般來說，數字越小，世代越新。
那麼，2 nm 是什麼的長度呢？先說答案：現在它並不是某個特定位置的長度。本文會依序說明演變成這樣的原因，以及數字的正確讀法。
1 nm 有多小？
nm（奈米）是長度單位。1 nm 是 1 m 的十億分之一，也是 1 mm 的百萬分之一。美國政府的奈米科技計畫（NNI）介紹說：「1 nm 大約是指甲 1 秒鐘長出的長度。」
根據同一份資料，頭髮的粗細是8萬～10萬 nm，紙的厚度約10萬 nm。換算下來，一根頭髮的粗細裡，可以排將近10萬個 1 nm。
我們也和原子比較看看。晶片的材料矽，是原子規則排列而成的晶體。相鄰原子中心之間的距離約 0.235 nm。也就是說，2 nm 只有原子間距的8～9倍。晶體是立體排列的，所以這裡的算法只是粗略的參考。
以前，數字是真正的長度
電晶體裡有一個切換導通、關閉的部分，叫做「閘極」。沿著電子流動的方向量測閘極的長度，稱為閘極長度。閘極長度越短，電晶體就越小，也能切換得越快。
晶片裡，導線等相同的形狀會重複排列。「一條線，加上到隔壁那條線的一段空隙」合起來的寬度，稱為間距（pitch）。間距的一半稱為半間距；如果線和空隙一樣寬，半間距就等於一條線的寬度。
1970～80年代，世代名稱的數字和閘極長度或半間距幾乎相同。數字是「這個世代能做出的最細線寬」的參考值。每前進一個世代，數字大約變成0.7倍。
為什麼是0.7倍呢？長和寬都變成0.7倍，面積就是0.7×0.7，約0.5倍。也就是「同樣的電路，大約用一半的面積就能做出來」。之後的名稱順序（0.35 µm、0.25 µm、0.18 µm、0.13 µm、90 nm、65 nm、45 nm…）也依循這個規則。µm（微米）是 nm 的1000倍，0.35 µm 就是 350 nm。
數字與尺寸開始脫鉤的原因
電機電子領域的學會 IEEE，有一本雜誌叫 IEEE Spectrum。根據它2020年的文章，從1990年代中期起，閘極長度和導線的尺寸開始各自發展。這是因為各公司為了讓電晶體切換得更快，特別加速縮短閘極長度。例如稱為「130 nm」的世代，閘極長度是 70 nm。英特爾（Intel）在2021年的發表中也說明，名稱與閘極長度從1997年起就不再一致。
即使如此，業界仍延續每代把數字乘以0.7的命名方式。就這樣，世代名稱漸漸不再代表某一處的尺寸。
到了2010年代，落差變得更大。平面的電晶體縮得太小，即使用閘極關閉，電流也容易漏出。於是出現了一種形狀：把電子的通道像薄板一樣豎起來，由閘極從三個方向包住。這稱為FinFET（鰭式場效電晶體）。英特爾在2011年發表，並在 22 nm 世代首次用於量產。
把薄板豎起來，不必增加從上方看的晶片面積，就能擴大閘極控制電流的面。此外，靠元件排列方式和導線的改良，同樣的電路也能塞進更小的面積。即使沒有把某一個尺寸縮成0.7倍，也能提高整體的密度。各公司會把靠這些改良、自認已有足夠進步的世代，冠上下一個數字的名稱。
實際變小的東西：排列的間距
那麼，世代前進時，實際上變小的是什麼呢？大大影響晶片密度的，是排列元件的間距。主要的參考有以下3個。
- 閘極間距：橫向排列的閘極彼此之間的間距。專業上稱為「接觸閘極間距」
- 導線間距：最細的金屬導線彼此之間的間距（金屬間距）
- 元件高度：組合電路時使用、形狀固定的基本元件（標準元件）的高度。由能通過幾條導線來決定
元件的面積是「高度×寬度」，寬度則由相當於幾個閘極間距來決定。因此，閘極間距和元件高度越小，同樣的面積就能排進越多電晶體。
我們來看實際的數字。關於 2 nm 級的世代，各公司並沒有詳細公布這些尺寸。所以這裡用製造商公布過、稍早一點的例子。英特爾在2017年發表，「10 nm」世代的閘極間距是 54 nm，最細的導線間距是 36 nm。名稱雖是 10 nm，主要的間距卻有數十 nm。
也和原子的大小比較看看。54 nm 約是矽原子間距（約 0.235 nm）的230倍。只看名稱的數字，好像已經接近原子；但閘極排列的間距，其實還有200多個原子那麼寬。
不同公司，同樣的「◯ nm」也不能比較
世代的名稱，是各公司自己決定的。所以即使數字相同，實際的密度也因公司而異。英特爾的工程師 Mark Bohr 在2017年指出：「有些公司密度幾乎沒提高，也照樣推進名稱的數字。」他並寫道，名稱已經無法當作比較世代的參考。
明顯的例子，是英特爾自己的改名。英特爾在2021年7月，把原本稱為「10nm Enhanced SuperFin」的世代，改名為「Intel 7」。理由是讓整個業界能更準確地比較世代。尺寸並沒有改變，只改了名稱。
這時英特爾也從名稱中拿掉了「nm」。之後世代的名稱是「Intel 4」「Intel 3」「Intel 18A」等。A 是長度單位埃（Å，1 Å = 0.1 nm）的英文字首。18A 就是 18 Å，相當於 1.8 nm 的名稱。
改用新電晶體形狀的時間點，也因公司而異。後面會說明的 GAA 形狀，三星（Samsung）在2022年的「3 nm」世代開始採用。台積電和英特爾則從2025年開始量產的「2 nm 級」世代採用。即使是數字相同的世代，內容也不一致。
更好的尺度：電晶體密度
比較世代時，比起名稱，「1 mm²（1 mm 見方）能放進幾個電晶體」的「電晶體密度」更有用。單位用代表一百萬個的 MTr，寫成「MTr/mm²」。英特爾在2017年發表，10 nm 世代的密度是 100.8 MTr/mm²（每 1 mm² 約1億個）。
不過，密度的數字也要注意。這個值是假設把兩種常用的基本元件，以固定比例排列而算出來的。實際的晶片還有對外連接的電路和空隙，所以整顆晶片的密度，多半比這個值低。各公司之間，也沒有統一算法的規則。
研究人員也提出了並列好幾個數字來比較的方法（IEEE Spectrum，2020年）。也就是運算電路的密度、記憶體的密度，以及連接兩者的導線密度這3個。背後的想法是：只用一個數字，無法完整表示技術的進展。
「2 nm 級」的電晶體：GAA 與奈米片
在 FinFET 中，閘極從三個方向包住電子的通道。再縮小下去，即使從三個方向包住，也開始壓不住電流。因此，業界開始採用由閘極包住通道四周的形狀。這稱為GAA（環繞式閘極，gate-all-around）。
目前主要使用的 GAA，是把厚度數 nm 的矽薄板，隔著空隙疊上幾片的形狀。閘極會把每一片薄板分別包住。這種薄板稱為奈米片。改變薄板的寬度，就能調整可流過的電流大小。
主要公司的動向如下（依據2026年10月時確認到的各公司發表）。
| 時期 | 事件 |
|---|---|
| 2021年5月 | IBM 發表使用奈米片的「2 nm」試作晶片（閘極長度 12 nm） |
| 2022年6月 | 三星發表已在「3 nm」世代開始生產使用 GAA 的晶片（並稱這是全球首次以 GAA 生產） |
| 2025年7月 | 日本的Rapidus發表，已在北海道千歲市工廠試作的 2 nm GAA 電晶體上確認電氣特性 |
| 2025年下半年 | 英特爾開始大量生產使用 GAA（該公司稱為 RibbonFET）的「Intel 18A」（依據該公司年報） |
| 2025年10～12月 | 台積電開始量產公司首度採用奈米片的「N2」（2 nm 世代）（依據該公司網站） |
各公司的量產狀況與計畫容易變動，最新資訊請以各公司的發表為準。
即使如此仍要縮小的理由，以及極限
即使名稱和尺寸脫鉤，做得更細仍有很大的意義。第一是同樣的面積能放進更多電晶體。同樣大小的晶片，可以放進更多運算電路或記憶體。
第二是電力。電晶體和導線變小後，每次導通、關閉所需移動的電量就會減少。例如台積電在2022年發表，N2 和上一代 3 nm 世代相比，在相同速度下，耗電預計可減少25～30%。
另一方面，極限也已經浮現。晶片上細微的圖案，是在用光轉印電路形狀的製程（曝光）中畫出來的。最細的圖案，需要使用波長 13.5 nm 光線的EUV 曝光，這種設備非常昂貴。世代越前進，製程步驟也越多，所以每個電晶體的製造成本，已不像以前那樣持續下降。
熱也是問題。直到2000年代中期，越縮小，電源電壓也能跟著降低，單位面積的耗電不必增加。現在電壓很難再降，所以塞得越密，越難把熱散出去。因此，把晶片堆疊起來等縮小以外的方法也在發展。這些方向整理在「微縮之後」。
常見的誤解
誤解：「2 nm」表示電晶體的大小是 2 nm
實際上，這是用來區分世代的名稱。IBM 的「2 nm」試作，閘極長度也有 12 nm；英特爾的「10 nm」世代，閘極間距是 54 nm。一個電晶體所占的空間，長和寬都遠大於 2 nm。以前數字與尺寸幾乎一致，所以才產生這種誤解。
誤解：數字越小，晶片的性能一定越好
實際上，命名方式因公司而異，不同公司的數字無法比較。而且晶片的性能，也會因電路設計、用多少電力運作而有很大差異。控制汽車或家電的晶片、感測器等，多半用製造成本低、經過實績驗證的舊世代製造。選擇適合用途的世代才是重點。
誤解：很快就會到達一個原子的大小，再也無法縮小
實際上，名稱的數字並不是尺寸，所以也能使用比 1 nm 更小的名稱。台積電在2024年發表，把 2 nm 世代之後的世代命名為「A16」（1.6 nm 級）。不過，有些部分已經非常薄。在 IBM 的 2 nm 試作（2021年）中，一片奈米片的厚度約 5 nm，只有矽原子間距的約20倍。要再把那裡變薄很困難，所以把元件縱向堆疊等改變形狀的開發正在進行。
用數字來看
| 東西 | 長度 |
|---|---|
| 頭髮的粗細 | 8萬～10萬 nm |
| 「130 nm」世代的閘極長度（IEEE Spectrum，2020年） | 70 nm |
| 英特爾「10 nm」世代的閘極間距（2017年發表） | 54 nm |
| 同一世代的最細導線間距 | 36 nm |
| EUV 曝光使用的光的波長 | 13.5 nm |
| IBM「2 nm」試作的閘極長度（2021年） | 12 nm |
| 指甲 1 秒鐘長出的長度（NNI 的說明） | 約 1 nm |
| 矽的相鄰原子間距 | 約 0.235 nm |
表中閘極長度與間距的4項，是晶片內部的實際尺寸。「130 nm」世代的閘極長度比名稱的數字小，「10 nm」和「2 nm」則比名稱大得多。名稱的數字和實際尺寸之間，並沒有固定的關係。
深入學習
- 用表格看電晶體形狀的演變：請見「平面式 MOSFET 與 FinFET 的差異」「FinFET 與 GAA 電晶體的差異」。
- 用光畫出細微圖案的製程（微影）：可以用微影解析度計算器，試試改變光的波長時，能畫出的線寬會怎麼變。EUV 與更早方式的差異，可在「EUV 與 DUV 曝光的差異」中比較。
- 新聞中出現的公司角色：承接製造的晶圓代工廠等詞的意思，可以在名詞解釋中閱讀。
- 縮小以外的方法：在「微縮之後」可以一次讀到 3D 封裝與新材料等內容。
- 想從基礎重新讀起：「半導體是什麼？」（矽的晶體）、「電晶體是什麼？」（閘極與通道、摩爾定律）。