先進電晶體(FinFET與GAA)

下列關於 DIBL(汲極引致能障降低,Drain Induced Barrier Lowering)的說明,何者正確?

  1. A閘極絕緣膜隨時間而被破壞的現象
  2. B配線的金屬原子因電流而移動的現象
  3. C汲極電壓越高,源極側的電位能障越降低,臨界電壓下降的現象
查看答案與解析

正確答案:C. 汲極電壓越高,源極側的電位能障越降低,臨界電壓下降的現象

閘極長度短時,汲極的電場會延伸到源極附近,使源極與通道之間的電位能障降低。結果是汲極電壓越高,臨界電壓越低,關閉時的漏電流也越大。DIBL 以「汲極電壓每 1 V 的臨界電壓變化量(mV/V)」表示,先進電晶體須將其抑制在數十 mV/V 以下。在放大電路中,它也是使輸出電阻下降的原因。

練習這個領域 前往領域頁面

先進電晶體(FinFET與GAA)的其他題目

  1. 在 FinFET 中,調整電晶體有效通道寬度的方法,下列何者正確?
  2. 下列關於作為 GAA 下一世代結構而研究的 CFET(互補式 FET,Complementary FET)之特徵,何者正確?
  3. 在 High-k/金屬閘極電晶體中,調整臨界電壓的主要手段之一為何?
  4. 下列關於閘極後製(置換金屬閘極,Replacement Metal Gate)製程的說明,何者正確?
  5. 下列關於完全空乏型 SOI(FD-SOI)電晶體之優點,何者正確?

這個領域的比較