平面式 MOSFET 與 FinFET 的差異:業界為何轉換

平面式 MOSFET 的閘極位於平坦的通道之上,閘極只從單側控制通道。當閘極長度短於約 20 nm 時,汲極對通道的影響變得過大,漏電流與短通道效應隨之增加。FinFET 把通道立起成細的垂直鰭片,閘極從三個方向包覆,控制力因此強得多。因此在邏輯電路中,從 22 nm 與 16/14 nm 世代起,就從平面式轉向 FinFET。

項目平面式 MOSFETFinFET
結構閘極位於平坦的通道之上閘極包覆細的垂直矽鰭片的三個面
閘極控制只有單側。閘極長度短時較弱來自三個方向。強得多
短通道效應(DIBL 等)尺寸小時很嚴重被大幅抑制
漏電流在微縮後的元件中大小
次臨界擺幅隨微縮而惡化接近理想的約 60 mV/decade
每單位占用面積的驅動電流小大。通道寬度包含鰭片的兩側面與頂面
通道摻雜濃。會發生隨機摻質變異淡或不摻雜。變異小
寬度的調整連續。可以畫出任何寬度階梯式。由鰭片的數量決定
製造簡單且便宜複雜。需要鰭片的圖案化與立體閘極的形成
目前的使用方式成熟節點(28 nm 以上)。類比、微控制器、RF、IoT16/14 nm 到約 3 nm 的先進邏輯

數值為具代表性的大致參考值,會因世代或產品而異。

適用於什麼情況

平面式
成本比最後一點速度更重要,且不需要最小節點時。類比、類比、數位混合、許多微控制器等。
FinFET
在微小尺寸下的效能與低漏電不可或缺時。智慧型手機、個人電腦、資料中心的處理器等。

常見問題

為什麼平面式電晶體無法再微縮?

因為閘極長度短於約 20 nm 時,汲極對通道的影響變得過大(DIBL 等短通道效應),產生了單側閘極控制無法阻止的漏電流。

FinFET 如何減少漏電流?

因為閘極包覆細的垂直鰭片的三個面,能更好地控制通道,使電晶體更完全地關閉。

平面式技術已經過時了嗎?

沒有。在 28 nm 以上的成熟節點中,重視成本的類比、微控制器、RF、IoT 晶片仍然使用平面式。

為什麼 FinFET 的通道不需要摻雜?

因為閘極的控制力強,不需要對通道進行濃摻雜,可避免隨機摻質變異,減少電晶體之間的差異。

理解度檢測

下列何者屬於 MOSFET 的短通道效應?

  1. A縮短閘極長度時,閘極電容變為無限大
  2. B縮短閘極長度時,通道的遷移率必定變為兩倍
  3. C縮短閘極長度時,臨界電壓下降,關閉時的漏電流增加
查看答案與解析

正確答案:C. 縮短閘極長度時,臨界電壓下降,關閉時的漏電流增加

閘極長度縮短後,源極與汲極的空乏層相對變大,通道中一部分電荷改由源極、汲極而非閘極來控制。結果會發生臨界電壓下降(roll-off)、因汲極電壓導致的臨界電壓下降(DIBL)、次臨界擺幅惡化、關閉時漏電流增加等現象。另一個問題是,只要製造變異使閘極長度稍有改變,特性就會大幅變動。

下列關於 DIBL(汲極引致能障降低,Drain Induced Barrier Lowering)的說明,何者正確?

  1. A閘極絕緣膜隨時間而被破壞的現象
  2. B配線的金屬原子因電流而移動的現象
  3. C汲極電壓越高,源極側的電位能障越降低,臨界電壓下降的現象
查看答案與解析

正確答案:C. 汲極電壓越高,源極側的電位能障越降低,臨界電壓下降的現象

閘極長度短時,汲極的電場會延伸到源極附近,使源極與通道之間的電位能障降低。結果是汲極電壓越高,臨界電壓越低,關閉時的漏電流也越大。DIBL 以「汲極電壓每 1 V 的臨界電壓變化量(mV/V)」表示,先進電晶體須將其抑制在數十 mV/V 以下。在放大電路中,它也是使輸出電阻下降的原因。

為了在 FinFET 中充分抑制短通道效應,一般對鰭片寬度的要求為何?

  1. A可與閘極長度無關地決定
  2. B要比閘極長度寬得多
  3. C要比閘極長度更細
查看答案與解析

正確答案:C. 要比閘極長度更細

鰭片越細,兩側閘極的電場越能充分到達鰭片中心,可抑制通過離閘極較遠部分的漏電。作為基準,鰭片寬度必須在閘極長度的一半至同等以下,先進世代已細到 5~7 nm 左右。不過,若太細,會出現量子侷限造成的臨界電壓變動、表面散射造成的遷移率下降,以及加工變異等問題。

  1. 從平面型電晶體轉換為 FinFET 後,次臨界擺幅(SS)一般有何變化?
  2. 下列關於 FinFET 結構特徵的敘述,何者正確?
  3. 下列關於用來估計短通道效應強弱的「尺度長度(自然長度)λ」之說明,何者正確?

前往先進電晶體(FinFET與GAA)的練習題

相關名詞的解說

FinFET(鰭式場效電晶體)
通道呈鰭片(Fin)狀豎立,閘極從三個方向包覆通道的立體結構電晶體。容易抑制短通道效應。
短通道效應
閘極長度變短時,受汲極電場影響,臨界電壓下降、關閉時的漏電流增加的現象。
DIBL(汲極引發位障降低)
為 Drain Induced Barrier Lowering 的縮寫。在短通道 MOSFET 中,汲極電壓越高,源極側的位障越降低,使臨界電壓下降的現象。會增加關閉時的漏電流。

相關的比較