繁體中文
選單

MOSFET 的臨界電壓

臨界電壓由三項相加而成：平帶電壓、使表面強反轉所需的電位 2φF，以及支撐空乏層電荷的電壓。改變氧化層厚度或基板濃度，即可用數字確認每一項各移動了多少。

輸入條件

計算結果

臨界電壓 Vth
–
平帶電壓 VFB
–
功函數差 φms
–
費米電位 φF
–
空乏層電荷項 ±Qd/Cox
–
氧化層電容 Cox
–
最大空乏層寬度 Wdmax
–
基板偏壓係數 γ
–

以長通道、基板濃度均勻、溫度 300 K、閘極絕緣層為 SiO₂（相對介電常數 3.9）、基板為矽（相對介電常數 11.7、電子親和力 4.05 eV、能隙 1.12 eV、ni 1.0×10¹⁰ cm⁻³）計算。n⁺ 多晶矽的功函數視為導帶邊緣（4.05 eV），p⁺ 多晶矽視為價帶邊緣（5.17 eV）。未考慮多晶矽閘極空乏、量子效應、短通道效應，以及通道佈植造成的濃度分布。

臨界電壓的公式

nMOS 以「強反轉」作為臨界條件，也就是表面電位彎曲 2φF，使表面的電子濃度等於基板的電洞濃度。此時 Vth = VFB + 2φF + √(2qεsNA(2φF + VSB))/Cox。其中 φF = (kT/q)ln(NA/ni) 為費米電位，Cox = εox/tox 為單位面積的氧化層電容。平帶電壓 VFB = φms − Qf/Cox，由閘極與基板的功函數差 φms 以及氧化層中的固定電荷 Qf 決定。pMOS 的符號相反，Vth = VFB + 2φF − √(2qεsND(2|φF| + |VSB|))/Cox（φF < 0）。

前提條件

假設為長通道，且閘極下方的基板濃度均勻。實際的電晶體為了調整臨界電壓，只在通道表面進行離子佈植（通道佈植），因此濃度沿深度方向分布。此外，閘極長度較短時，汲極電場的影響會使 Vth 下降，即短通道效應與 DIBL。氧化層薄到數 nm 以下時，多晶矽閘極空乏與反轉層的量子效應會使等效氧化層厚度看起來變厚。本工具的數值是教科書式的參考值，用來觀察各參數會使 Vth 往哪個方向、移動多少。

計算範例

以預設值（nMOS、n⁺ 多晶矽閘極、tox = 5 nm、NA = 5×10¹⁷ cm⁻³、Qf/q = 10¹⁰ cm⁻²）為例，Cox ≈ 0.691 µF/cm²、φF ≈ 0.458 V、φms ≈ −1.018 V、VFB ≈ −1.021 V，空乏層電荷項 ≈ 0.565 V，因此 Vth ≈ −1.021 + 0.917 + 0.565 ≈ 0.461 V。將氧化層加厚到 10 nm，空乏層項加倍為約 1.129 V，Vth 升至約 1.02 V。基板濃度改為 10¹⁸ cm⁻³ 時 Vth ≈ 0.728 V；施加 1 V 基板偏壓時 Vth ≈ 0.713 V。閘極改用 p⁺ 多晶矽時，φms 增加 1.12 V，Vth ≈ 1.58 V。CMOS 中 nMOS 使用 n⁺、pMOS 使用 p⁺ 多晶矽，就是為了讓兩者的 Vth 絕對值都小且一致。

使用的數值與出處類型

矽與 SiO₂ 的相對介電常數（11.7、3.9）、矽的電子親和力（4.05 eV）、能隙（1.12 eV）、本質載子濃度（1.0×10¹⁰ cm⁻³），是半導體元件教科書所使用的代表性物性值。固定電荷的預設值 10¹⁰ cm⁻² 是常被引用作為優質熱氧化層參考的數量級。金屬閘極的功函數會隨材料、晶面與下層薄膜而改變，請輸入您手邊資料的數值。

MOSFET 練習題

提高nMOSFET的通道區域（p型基板）的雜質濃度時，臨界電壓會如何變化？

  1. A變高
  2. B變低
  3. C不變
查看答案與解析

正確答案：A. 變高

基板的雜質濃度高時，在使表面反轉之前，空乏層所含的受體電荷較多，費米電位φF也變大，因此需要更大的閘極電壓。所以臨界電壓會變高。對通道進行離子佈植來調整Vth，就是利用這個特性。不過濃度過高會使遷移率下降，變異（摻雜物數量的起伏）也會增加，因此FinFET與GAA將通道設為幾乎不摻雜，以功函數決定Vth。

在不改變其他條件的情況下加厚閘極絕緣膜，nMOSFET的臨界電壓的大小一般會如何變化？

  1. A變為零
  2. B變大
  3. C變小
查看答案與解析

正確答案：B. 變大

加厚閘極絕緣膜後，Cox變小，支撐相同空乏層電荷所需的閘極電壓增加，因此臨界電壓的大小變大（Vth = VFB + 2φF + Qd/Cox 的第3項增加）。即使在同一晶片內，核心電路也會使用薄膜、1.8 V或3.3 V的輸入輸出電路則使用厚膜的電晶體，區分運用（雙閘極氧化膜）。厚膜電晶體的耐壓較高，但速度較慢，Vth也偏高。

在n通道MOSFET中，若相對於源極對基板（體）施加負電壓（施加基板偏壓），臨界電壓會如何變化？

  1. A上升
  2. B下降
  3. C不變
查看答案與解析

正確答案：A. 上升

在源極與基板之間施加逆向偏壓時，閘極下方的空乏層會擴大，空乏層電荷增加，為了抵消它就需要更大的閘極電壓，因此臨界電壓上升（基板偏壓效應、體效應）。在串聯的電晶體中，上方電晶體的源極電位會升高，因此這個效應使Vth上升而變慢。反過來，也有利用這個特性，以基板電壓調整Vth來減少漏電的手法。

關於MOS結構的平帶電壓的說明，下列何者正確？

  1. A通道強反轉時的閘極電壓
  2. B閘極絕緣膜崩潰時的閘極電壓
  3. C半導體表面能帶不彎曲（變平）時的閘極電壓
查看答案與解析

正確答案：C. 半導體表面能帶不彎曲（變平）時的閘極電壓

平帶電壓VFB是半導體表面的能帶不彎曲而變平時的閘極電壓，由 VFB = φms − Qox/Cox（功函數差，以及絕緣膜中、界面的電荷）決定。臨界電壓是在VFB上加上反轉所需的2φF與空乏層電荷所對應的電壓。從C-V量測觀察VFB的偏移，就能評估絕緣膜中的電荷與污染（Na離子等），是製程管理的重要指標。

常見問題

閘極氧化層變薄時，臨界電壓會如何變化？

在 nMOS 中，空乏層電荷項 Qd/Cox 與 tox 成正比地變小，因此 Vth 下降。以預設值將 tox 由 5 nm 改為 2.5 nm，Vth 會由約 0.461 V 變為約 0.179 V。因此在微縮而使氧化層變薄時，會提高基板濃度或改變閘極功函數來重新調整 Vth。

為什麼施加基板偏壓會使臨界電壓上升？

因為相對於源極對基板施加逆向偏壓時，空乏層會擴大，閘極必須支撐的空乏層電荷隨之增加。變化量為 ΔVth = γ(√(2φF + VSB) − √(2φF))；以預設值（γ ≈ 0.59 V^½）而言，VSB = 1 V 時約上升 0.25 V。這稱為基板偏壓效應（本體效應）。

也適用於 High-k／金屬閘極電晶體嗎？

可以作為參考。請在氧化層厚度欄輸入 EOT（換算為 SiO₂ 的等效氧化層厚度），並將閘極設為「金屬」、輸入等效功函數。不過 High-k 膜中的電荷與介面偶極會使臨界電壓偏移，而且實際的微縮電晶體採用 FinFET 或 GAA 等立體結構，因此會與本公式的數值有所差異。

相關術語

臨界電壓 平帶電壓 功函數 基板偏壓效應 反轉層 High-k／金屬閘極 EOT(等效氧化層厚度)

相關圖解

相關比較

半導體計算工具

每片晶圓晶粒數與良率計算器由晶圓直徑、晶粒尺寸與缺陷密度計算晶粒數、良率與每顆良品成本微影解析度與焦深計算器由波長、NA 與 k1 求解析度（半間距）、焦深與間距分割數建立時間與保持時間時序計算器正反器到正反器路徑的建立時間與保持時間餘裕及最高時脈頻率MOSFET I-V 特性（ID–VDS）改變 Vth、W/L 與 λ，查看 ID–VDS 曲線與工作點：操作區、ID、gm 與 ro測驗題組產生器選擇主題與題數，即可取得可分享的測驗連結，適合課堂與教育訓練使用接面溫度與熱阻計算器由功耗與熱阻計算接面溫度、與 Tj(max) 的裕度及最大功率記憶體頻寬計算器由傳輸速率與匯流排寬度計算 DDR、LPDDR、GDDR 與 HBM 的峰值頻寬及有效頻寬ADC SNR 與有效位元數（ENOB）由解析度、時脈抖動與過取樣計算 ADC 的 SNR 與有效位元數阿姆達爾定律與平行加速比依阿姆達爾定律與古斯塔夫森定律，由平行比例與處理器數計算加速比與平行效率快取位址分割與平均記憶體存取時間由快取容量、快取行大小與相聯度計算標籤、索引、偏移位元數及平均記憶體存取時間CMOS 功耗（動態與靜態）由活動因子、電容、電壓、頻率與漏電流計算動態與靜態功耗，以及 DVFS 後的功耗PN 接面的內建電位與空乏層寬度由摻雜濃度與逆向偏壓計算 PN 接面的內建電位、空乏層寬度、峰值電場與接面電容熱氧化層厚度（Deal-Grove 模型）以 Deal-Grove 模型由溫度、時間、乾式或濕式氣氛與晶面方位計算矽氧化層厚度與矽消耗量晶片內導線的 RC 延遲由金屬、線寬、厚度、間距、介電常數與長度，計算導線電阻與電容、分佈 RC 延遲，以及含驅動器與負載的延遲相位雜訊與 RMS 抖動的換算積分以 dBc/Hz 表示的相位雜訊曲線，求出時脈的 RMS 相位誤差與 RMS 抖動PDN 目標阻抗與去耦電容由電源電壓、容許漣波與電流步階求出目標阻抗，以及去耦電容的自諧振頻率與有效頻帶矽的電阻率與摻雜濃度換算矽的電阻率與摻雜濃度（n 型、p 型）互相換算，並顯示遷移率能隙與發光波長換算能隙（eV）與發光波長（nm）互相換算，內建 Si、GaAs、GaN 等代表性材料本質載子濃度的溫度相依性由溫度計算 Si、Ge、GaAs 的本質載子濃度 ni，輸入摻雜濃度還可得知轉為本質的溫度