先進電晶體(FinFET與GAA)

以配線軌道(track)數表示標準單元的高度時,減少軌道數的效果,下列何者正確?

  1. A單元面積變小,積體度提高
  2. B單元面積變大
  3. C配線的數量增加
查看答案與解析

正確答案:A. 單元面積變小,積體度提高

標準單元的高度以其上方可通過之最小節距配線的數量(軌道數)表示,例如最小配線節距 28 nm 且為 6 軌道時,約為 170 nm。減少軌道數會使單元變矮,相同電路可用更小的面積製作。先進世代已從 7.5T 減少到 6T、5T 左右,但因單元內配線的餘裕與鰭片(薄片)的數量減少,須注意配線壅塞與驅動力下降。

練習這個領域 前往領域頁面

先進電晶體(FinFET與GAA)的其他題目

  1. 在同一晶片中分別使用多種臨界電壓不同的電晶體,其目的為何?
  2. 預先以絕緣膜覆蓋閘極,使接觸位置即使稍有偏移也不會與閘極短路的技術是哪一個?
  3. 作為 pMOS 的通道材料,SiGe 或鍺被研究、採用以取代矽,其原因為何?
  4. 將電晶體的層依序堆疊在晶圓上製作、而非靠貼合晶片的三維整合方式是哪一個?
  5. 首次將 FinFET(Intel 稱之為 Tri-Gate)用於量產邏輯產品的企業與世代之組合,下列何者正確?

這個領域的比較