先進電晶體（FinFET與GAA）
在 High-k/金屬閘極電晶體中，常在矽與 High-k 膜（鉿系氧化膜等）之間設置極薄的 SiO2 等層，其原因為何？
- A為了維持與矽之界面的品質，抑制遷移率下降等
- B為了增大閘極電容
- C為了降低金屬閘極的電阻
查看答案與解析
正確答案：A. 為了維持與矽之界面的品質，抑制遷移率下降等
若將 High-k 膜直接形成在矽上，會因界面缺陷，以及 High-k 膜中電荷與晶格振動（遠程聲子，remote phonon）的影響，而使通道的遷移率容易下降。因此在其間夾入厚度 0.5～1 nm 左右的 SiO2 等界面層（IL），以維持良好的界面。不過，界面層的相對介電常數低，占 EOT 的大部分，因此要降低 EOT，關鍵在於盡可能把界面層變薄。
- A. 正確。是為了維持界面品質的層。
- B. 界面層的相對介電常數低，閘極電容反而會變小。
- C. 與閘極電極的電阻無關。