先進電晶體(FinFET與GAA)

在微縮於物理上日益困難的情況下,同時考量設計與製程技術以最佳化面積與性能的做法,稱為什麼?

  1. A晶圓級測試
  2. B摩爾定律
  3. CDTCO(設計與技術協同最佳化)
查看答案與解析

正確答案:C. DTCO(設計與技術協同最佳化)

DTCO(Design-Technology Co-Optimization)是同時考量電晶體與配線的製程技術,以及標準單元與 SRAM 的設計規則,以改善面積、性能與功耗的做法。例如減少鰭片的數量以降低單元高度,或將電源配線埋入或移到背面以產生配線餘裕等改良。在無法僅靠尺寸縮小的先進世代,它成為提高積體度的一大支柱。

  • A. 晶圓級測試是在晶圓狀態下檢測晶片。
  • B. 摩爾定律是關於積體度提升的經驗法則,並非做法的名稱。
  • C. 正確。一併最佳化設計與製程。
練習這個領域 前往領域頁面

先進電晶體(FinFET與GAA)的其他題目

  1. 在已量產的奈米片型 GAA 電晶體中,一個電晶體所堆疊的奈米片數量,一般為何?
  2. 在 nMOS 與 pMOS 的奈米片之間夾入薄絕緣牆使其靠近,以縮小單元面積的結構是哪一個?
  3. 通道變得非常短,載子從源極到汲極幾乎不受散射而一路奔馳的狀態,稱為什麼?
  4. 源極、通道、汲極以相同導電型、相同濃度製作,且不具 PN 接面的電晶體是哪一個?
  5. 在製作於塊材基板上的 FinFET 中,於鰭片根部(閘極不易控制的部分)設置高濃度雜質層的目的為何?

這個領域的比較