先端トランジスタ(FinFET・GAA)

DIBL(Drain Induced Barrier Lowering)の説明として正しいものはどれか。

  1. Aゲート絶縁膜が時間とともに破壊される現象
  2. B配線の金属原子が電流で移動する現象
  3. Cドレイン電圧が高いほどソース側の電位障壁が下がり、しきい値電圧が低下する現象
答えと解説を見る

正解:C. ドレイン電圧が高いほどソース側の電位障壁が下がり、しきい値電圧が低下する現象

ゲート長が短いと、ドレインの電界がソース近くまで届き、ソースとチャネルの間の電位障壁を下げてしまいます。その結果、ドレイン電圧が高いほどしきい値電圧が下がり、オフ時のリーク電流が増えます。短チャネル効果の代表的な現象の一つです。

この分野を解く 分野ページへ

先端トランジスタ(FinFET・GAA)のほかの問題

  1. FinFETでトランジスタの実効的なチャネル幅を調整する方法として正しいものはどれか。
  2. GAAの次の世代の構造として研究されているCFET(Complementary FET)の特徴として正しいものはどれか。
  3. High-k/メタルゲートのトランジスタで、しきい値電圧を調整する主な手段の一つはどれか。
  4. ゲートラスト(リプレースメントメタルゲート)プロセスの説明として正しいものはどれか。
  5. 完全空乏型SOI(FD-SOI)トランジスタの利点として正しいものはどれか。