プレーナ型MOSFETとFinFETの違い:業界が切り替えた理由

プレーナ型のMOSFETは、平らなチャネルの上にゲートがあり、ゲートは片側からだけチャネルを制御します。ゲート長が約20 nmより短くなると、ドレインがチャネルへ及ぼす影響が大きくなりすぎ、リーク電流や短チャネル効果が増えました。FinFETは、チャネルを細い縦のフィンに立ち上げ、ゲートが3方向から包むので、制御がはるかに強くなります。そのため、ロジックでは、22 nmや16/14 nmの世代から、プレーナ型からFinFETへ移りました。

項目プレーナ型MOSFETFinFET
構造ゲートが平らなチャネルの上にあるゲートが、細い縦のシリコンのフィンの3面を包む
ゲートの制御片側だけ。ゲート長が短いと弱い3方向から。はるかに強い
短チャネル効果(DIBLなど)寸法が小さいと深刻強く抑えられる
リーク電流微細化したデバイスでは大きい小さい
サブスレッショルドスイング微細化とともに悪化する理想の約60 mV/decadeに近い
占有面積あたりの駆動電流小さい大きい。チャネル幅がフィンの両側面と上面を含む
チャネルのドーピング濃い。ランダムなドーパントのばらつきが起こる薄い、またはドーピングなし。ばらつきが小さい
幅の調整連続的。どんな幅でも描ける段階的。フィンの本数で決まる
製造簡単で安い複雑。フィンのパターニングと、立体的なゲートの形成
現在の使われ方成熟したノード(28 nm以上)。アナログ、マイコン、RF、IoT16/14 nmから約3 nmまでの先端ロジック

数値は代表的な目安で、世代や製品によって異なります。

どんなときに使うか

プレーナ型
最後のひと伸びの速度よりもコストが重要で、最も小さいノードが不要なとき。アナログ、アナログ・デジタル混載、多くのマイコンなど。
FinFET
微細な寸法での性能と低リークが不可欠なとき。スマートフォン、パソコン、データセンターのプロセッサなど。

よくある質問

なぜプレーナ型のトランジスタは微細化できなくなったのですか?

ゲート長が約20 nmより短くなると、ドレインがチャネルに及ぼす影響が大きくなりすぎ(DIBLなどの短チャネル効果)、片側からのゲートの制御では止められないリーク電流が出たからです。

FinFETはどうやってリーク電流を減らしますか?

ゲートが細い縦のフィンの3面を包むので、チャネルをよりよく制御でき、トランジスタがより完全にオフになります。

プレーナ型の技術は古くなりましたか?

いいえ。28 nm以上の成熟したノードでは、コストが重視されるアナログ、マイコン、RF、IoTのチップで、今もプレーナ型が使われています。

なぜFinFETのチャネルはドーピングしなくてもよいのですか?

ゲートの制御が強いので、チャネルを濃くドーピングする必要がなく、ランダムなドーパントのばらつきを避けて、トランジスタ間のばらつきを減らせます。

理解度チェック

MOSFETの短チャネル効果として当てはまるものはどれか。

  1. Aゲート長を短くするとゲート容量が無限大になる
  2. Bゲート長を短くするとチャネルの移動度が必ず2倍になる
  3. Cゲート長を短くするとしきい値電圧が低下し、オフ時のリーク電流が増える
答えと解説を見る

正解:C. ゲート長を短くするとしきい値電圧が低下し、オフ時のリーク電流が増える

ゲート長が短くなると、ソースとドレインの空乏層が相対的に大きくなり、チャネルの電荷の一部をゲートではなくソース・ドレインが支配するようになります。その結果、しきい値電圧の低下(ロールオフ)、ドレイン電圧によるしきい値の低下(DIBL)、サブスレッショルド係数の悪化、オフ時のリーク電流の増加などが起こります。製造ばらつきでゲート長が少し変わるだけで特性が大きく変わる点も問題です。

DIBL(Drain Induced Barrier Lowering)の説明として正しいものはどれか。

  1. Aゲート絶縁膜が時間とともに破壊される現象
  2. B配線の金属原子が電流で移動する現象
  3. Cドレイン電圧が高いほどソース側の電位障壁が下がり、しきい値電圧が低下する現象
答えと解説を見る

正解:C. ドレイン電圧が高いほどソース側の電位障壁が下がり、しきい値電圧が低下する現象

ゲート長が短いと、ドレインの電界がソース近くまで届き、ソースとチャネルの間の電位障壁を下げてしまいます。その結果、ドレイン電圧が高いほどしきい値電圧が下がり、オフ時のリーク電流が増えます。DIBLは「ドレイン電圧1 Vあたりのしきい値の変化(mV/V)」で表し、先端のトランジスタでは数十mV/V以下に抑えます。増幅回路では出力抵抗を下げる原因にもなります。

FinFETで短チャネル効果を十分に抑えるために、フィンの幅について一般に求められることはどれか。

  1. Aゲート長と無関係に決めてよい
  2. Bゲート長より十分に広くする
  3. Cゲート長より細くする
答えと解説を見る

正解:C. ゲート長より細くする

フィンが細いほど、両側のゲートの電界がフィンの中心までよく届き、ゲートから遠い部分を通るリークを抑えられます。目安としてフィンの幅はゲート長の半分〜同程度以下にする必要があり、先端世代では5〜7 nm程度まで細くなっています。ただし細くしすぎると、量子閉じ込めによるしきい値の変動や、表面の散乱による移動度の低下、加工のばらつきが問題になります。

  1. 平面型トランジスタからFinFETに移行したことで、サブスレッショルド係数(SS)は一般にどう変わったか。
  2. FinFETの構造上の特徴として正しいものはどれか。
  3. 短チャネル効果の強さを見積もるのに使われる「スケール長(ナチュラル長)λ」の説明として正しいものはどれか。

先端トランジスタ(FinFET・GAA)の練習問題へ

関連する用語の解説

FinFET
ひれ(フィン)状に立てたチャネルをゲートが3方向から囲む立体構造のトランジスタ。短チャネル効果を抑えやすい。
短チャネル効果
ゲート長が短くなると、ドレインの電界の影響でしきい値電圧が下がったり、オフ時のリーク電流が増えたりする現象。
DIBL
Drain Induced Barrier Lowering の略。短チャネルのMOSFETで、ドレイン電圧が高いほどソース側の電位障壁が下がり、しきい値電圧が低下する現象。オフ時のリーク電流を増やす。

関連する比較