日本語
メニュー

MOSFETのしきい値電圧

しきい値電圧は、フラットバンド電圧、表面を強反転させるための電位 2φF、空乏層の電荷を支える電圧の3つの和で決まります。酸化膜厚や基板濃度を変えると、どの項がどれだけ動くかを数字で確かめられます。

条件

結果

しきい値電圧 Vth
–
フラットバンド電圧 VFB
–
仕事関数差 φms
–
フェルミ電位 φF
–
空乏層の電荷による分 ±Qd/Cox
–
酸化膜容量 Cox
–
最大空乏層幅 Wdmax
–
基板バイアス係数 γ
–

長チャネル、基板濃度は均一、温度300 K、ゲート絶縁膜はSiO₂(比誘電率3.9)、基板はシリコン(比誘電率11.7、電子親和力4.05 eV、バンドギャップ1.12 eV、ni 1.0×10¹⁰ cm⁻³)として計算しています。n⁺ポリSiの仕事関数は伝導帯の端(4.05 eV)、p⁺ポリSiは価電子帯の端(5.17 eV)とみなしています。ポリSiゲートの空乏化、量子効果、短チャネル効果、チャネル注入による濃度分布は考えていません。

しきい値電圧の式

nMOSでは、表面のポテンシャルが 2φF だけ曲がって、表面の電子密度が基板の正孔密度と等しくなる「強反転」をしきい値の条件とします。このとき Vth = VFB + 2φF + √(2qεsNA(2φF + VSB))/Cox です。φF = (kT/q)ln(NA/ni) はフェルミ電位、Cox = εox/tox は単位面積あたりの酸化膜容量です。フラットバンド電圧は VFB = φms − Qf/Cox で、ゲートと基板の仕事関数差 φms と、酸化膜中の固定電荷 Qf で決まります。pMOSでは符号が逆になり、Vth = VFB + 2φF − √(2qεsND(2|φF| + |VSB|))/Cox(φF < 0)です。

前提条件

長チャネルで、ゲートの下の基板濃度は均一とします。実際のトランジスタではしきい値電圧を合わせるためにチャネルの表面だけにイオン注入(チャネル注入)をするので、濃度は深さ方向に分布します。また、ゲート長が短いとドレインの電界の影響で Vth が下がる短チャネル効果やDIBLが起こります。酸化膜が数nm以下になると、ポリSiゲートの空乏化や反転層の量子効果で、実効的な酸化膜厚が厚く見えます。このツールの値は、各パラメータが Vth をどちらへどれだけ動かすかを見るための、教科書的な目安です。

計算例

既定値のnMOS、n⁺ポリSiゲート、tox = 5 nm、NA = 5×10¹⁷ cm⁻³、Qf/q = 10¹⁰ cm⁻² では、Cox ≈ 0.691 µF/cm²、φF ≈ 0.458 V、φms ≈ −1.018 V、VFB ≈ −1.021 V、空乏層の電荷による分 ≈ 0.565 V で、Vth ≈ −1.021 + 0.917 + 0.565 ≈ 0.461 V です。酸化膜を10 nmに厚くすると、空乏層の項が2倍の約1.129 Vになり、Vth は約1.02 Vに上がります。基板濃度を10¹⁸ cm⁻³ にすると Vth ≈ 0.728 V、基板バイアスを1 Vかけると Vth ≈ 0.713 V です。ゲートをp⁺ポリSiにすると φms が1.12 V大きくなり、Vth ≈ 1.58 V になります。CMOSでnMOSにn⁺、pMOSにp⁺のポリSiを使うのは、両方の Vth の絶対値を小さくそろえるためです。

使っている値と出典の種類

シリコンとSiO₂の比誘電率(11.7、3.9)、シリコンの電子親和力(4.05 eV)、バンドギャップ(1.12 eV)、真性キャリア密度(1.0×10¹⁰ cm⁻³)は、半導体デバイスの教科書で使われる代表的な物性値です。固定電荷の既定値 10¹⁰ cm⁻² は、良質な熱酸化膜の目安としてよく示される桁です。金属ゲートの仕事関数は、材料や結晶面、下地の膜で変わるため、手元の資料の値を入れてください。

MOSFETの問題を解く

nMOSFETのチャネル領域(p型基板)の不純物濃度を高くすると、しきい値電圧はどうなるか。

  1. A高くなる
  2. B低くなる
  3. C変化しない
答えと解説を見る

正解：A. 高くなる

基板の不純物濃度が高いと、表面を反転させるまでに空乏層に含まれるアクセプタの電荷が多くなり、フェルミ電位φFも大きくなるため、より大きなゲート電圧が必要になります。そのためしきい値電圧は高くなります。チャネルへのイオン注入でVthを調整するのはこの性質の利用です。ただし高濃度にすると移動度が下がり、ばらつき(ドーパント数の揺らぎ)も増えるため、FinFETやGAAではチャネルをほぼ無ドープにして仕事関数でVthを決めています。

他の条件を変えずにゲート絶縁膜を厚くすると、nMOSFETのしきい値電圧の大きさは一般にどうなるか。

  1. Aゼロになる
  2. B大きくなる
  3. C小さくなる
答えと解説を見る

正解：B. 大きくなる

ゲート絶縁膜を厚くするとCoxが小さくなり、同じ空乏層電荷を支えるのに必要なゲート電圧が増えるため、しきい値電圧の大きさは大きくなります(Vth = VFB + 2φF + Qd/Cox の第3項が増える)。同じチップ内でも、コア回路には薄い膜、1.8 Vや3.3 Vの入出力回路には厚い膜のトランジスタを使い分けます(デュアルゲート酸化膜)。厚膜のトランジスタは耐圧が高い代わりに遅く、Vthも高めです。

nチャネルMOSFETで、ソースに対して基板(ボディ)に負の電圧をかける(基板バイアスをかける)と、しきい値電圧はどうなるか。

  1. A上昇する
  2. B低下する
  3. C変化しない
答えと解説を見る

正解：A. 上昇する

ソースと基板の間に逆バイアスを加えるとゲート下の空乏層が広がり、空乏層の電荷が増えるため、それを打ち消すためにより大きなゲート電圧が必要になります。そのためしきい値電圧が上がります(基板バイアス効果、ボディ効果)。直列につないだトランジスタの上側ではソース電位が上がるため、この効果でVthが上がり遅くなります。逆にこの性質を使い、基板電圧でVthを調整してリークを減らす手法もあります。

MOS構造のフラットバンド電圧の説明として正しいものはどれか。

  1. Aチャネルが強反転するときのゲート電圧
  2. Bゲート絶縁膜が破壊するときのゲート電圧
  3. C半導体表面でバンドが曲がらない(平らになる)ときのゲート電圧
答えと解説を見る

正解：C. 半導体表面でバンドが曲がらない(平らになる)ときのゲート電圧

フラットバンド電圧VFBは、半導体表面のバンドが曲がらず平らになるゲート電圧で、VFB = φms − Qox/Cox(仕事関数差と、絶縁膜中・界面の電荷)で決まります。しきい値電圧はVFBに、反転に必要な2φFと空乏層電荷による電圧を加えたものです。C-V測定でVFBのずれを見れば、絶縁膜中の電荷や汚染(Naイオンなど)を評価でき、プロセス管理の重要な指標になっています。

よくある質問

ゲート酸化膜を薄くすると、しきい値電圧はどうなりますか?

nMOSでは、空乏層の電荷の項 Qd/Cox が tox に比例して小さくなるので、Vth は下がります。既定値で tox を5 nmから2.5 nmにすると、Vth は約0.461 Vから約0.179 Vになります。そのため微細化で酸化膜を薄くするときは、基板濃度を上げたりゲートの仕事関数を変えたりして、Vth を合わせ直します。

基板バイアスをかけると、しきい値電圧が上がるのはなぜですか?

ソースに対して基板を逆バイアスにすると空乏層が広がり、ゲートが支えなければならない空乏層の電荷が増えるからです。変化量は ΔVth = γ(√(2φF + VSB) − √(2φF)) で、既定値(γ ≈ 0.59 V^½)では VSB = 1 V で約0.25 V上がります。これを基板バイアス効果(ボディ効果)と呼びます。

High-k/メタルゲートのトランジスタでも使えますか?

目安としては使えます。酸化膜厚の欄にEOT(SiO₂に換算した等価酸化膜厚)を、ゲートを「金属」にして実効的な仕事関数を入れてください。ただし、High-k膜中の電荷や界面の双極子でしきい値電圧がずれるほか、実際の微細トランジスタはFinFETやGAAの立体構造なので、この式の値とは差が出ます。

関連する用語

しきい値電圧 フラットバンド電圧 仕事関数 基板バイアス効果 反転層 High-k/メタルゲート EOT(等価酸化膜厚)

関連する図解

関連する比較

半導体の計算ツール

ダイ数・歩留まり計算ツールウエハ径・チップサイズ・欠陥密度から、ダイ数・歩留まり・良品1個のコストを計算露光の解像度・焦点深度の計算波長・NA・k1から、解像できる線幅と焦点深度、必要なパターン分割の回数を計算セットアップ・ホールドのタイミング計算クロック周期と遅延から、セットアップ・ホールドの余裕(スラック)と最大周波数を計算MOSFETの電流-電圧特性(ID–VDS)しきい値電圧やW/Lを変えて、ID–VDS特性と動作点(領域・ID・gm・ro)を確かめる問題セットを作る分野と問題数を選ぶだけで、授業や研修で配れるクイズのURLを発行接合温度(Tj)と熱抵抗の計算消費電力と熱抵抗から、チップの接合温度、最大接合温度までの余裕、使える最大電力を計算メモリ帯域幅の計算転送レートとバス幅から、DDR・LPDDR・GDDR・HBMのピーク帯域と実効帯域の目安を計算ADコンバータのSN比と有効ビット数(ENOB)分解能、クロックジッタ、オーバーサンプリングから、ADコンバータのSN比と有効ビット数を計算アムダールの法則と並列化の速度向上並列化できる割合とプロセッサ数から、アムダールの法則とグスタフソンの法則で速度向上率と並列効率を計算キャッシュのアドレス分割と平均メモリアクセス時間容量・ラインサイズ・連想度から、タグ・インデックス・オフセットのビット数と平均メモリアクセス時間を計算CMOS回路の消費電力(動的電力と静的電力)活動率・容量・電圧・周波数とリーク電流から、動的電力と静的電力、DVFSで電圧と周波数を下げたときの電力を計算PN接合の内蔵電位と空乏層幅不純物濃度と逆バイアス電圧から、PN接合の内蔵電位、空乏層幅、最大電界、接合容量を計算熱酸化の膜厚(Deal-Groveモデル)温度・時間・ドライ/ウェット・面方位から、Deal-Groveモデルでシリコン酸化膜の厚さと消費されるシリコンを計算LSIの配線のRC遅延配線の金属・幅・厚さ・間隔・比誘電率・長さから、配線の抵抗と容量、分布RC線路の遅延とドライバを含めた遅延を計算位相雑音からRMSジッタへの換算位相雑音のプロファイル(dBc/Hz)を積分して、クロックのRMS位相誤差とRMSジッタを計算PDNの目標インピーダンスとデカップリングコンデンサ電源電圧・許容リップル・電流の変化から目標インピーダンスを求め、デカップリングコンデンサの自己共振周波数と効く周波数範囲を計算シリコンの抵抗率と不純物濃度の換算シリコンの抵抗率と不純物濃度(n型・p型)を相互に換算し、移動度も表示バンドギャップと発光波長の換算バンドギャップ(eV)と発光波長(nm)を相互に換算。Si・GaAs・GaNなど代表的な材料のプリセットつき真性キャリア密度の温度依存Si・Ge・GaAsの真性キャリア密度niを温度から計算。不純物濃度を入れると真性化する温度もわかる