첨단 패키징(3D와 칩렛)

칩렛, TSV(실리콘 관통 전극), HBM 등 3D 집적과 첨단 패키징 기술을 객관식 문제로 확인합니다.

—내 정답률
0 / 50푼 문제 수
이 분야 연습하기이 분야의 모든 문제를 무작위 순서로 풀어요 취약 문제최근에 틀린 문제만 다시 풀어요

첨단 패키징(3D와 칩렛): 핵심 정리

미세화만으로는 성능을 높이기 어려워지면서, 여러 칩을 하나의 패키지에 결합하는 기술이 주목받고 있습니다. 기능별로 나눈 작은 칩(칩렛)으로 시스템을 구성하면 수율과 비용 면에서도 이점이 있습니다.

TSV로 칩을 수직으로 적층하는 3D 집적과, 인터포저 위에 프로세서와 HBM을 나란히 배치하는 2.5D 집적이 AI용 고성능 칩에 사용되고 있습니다.

첨단 패키징(3D와 칩렛) 전체 문제 (50)

  1. 칩렛에 대한 설명으로 올바른 것은?
  2. TSV(실리콘 관통 전극)에 대한 설명으로 올바른 것은?
  3. HBM(High Bandwidth Memory)에 대한 설명으로 올바른 것은?
  4. 2.5D 실장에 사용되는 실리콘 인터포저의 역할로 올바른 것은?
  5. 하이브리드 본딩에 대한 설명으로 올바른 것은?
  6. 팬아웃형 웨이퍼 레벨 패키지(FOWLP)의 특징으로 올바른 것은?
  7. 서로 다른 기업의 칩렛끼리 연결할 수 있도록 하는 것을 목표로 한 다이 간 인터페이스의 업계 표준 규격은?
  8. 칩을 수직으로 쌓는 3D 실장에서 특히 문제가 되기 쉬운 것은?
  9. SiP(시스템 인 패키지)에 대한 설명으로 올바른 것은?
  10. 플립칩 접속에서 솔더 볼 대신 구리 기둥(Cu 필라)을 사용하는 주된 이점은?
  11. 칩이나 웨이퍼의 표면에 형성하여 전극의 위치를 외부 단자의 위치까지 끌어 배치하기 위한 배선층을 무엇이라 하는가?
  12. 큰 실리콘 인터포저 대신, 칩 간 접속 부분에만 작은 실리콘 조각을 매립하여 고밀도 배선을 구현하는 방식은?
  13. 차세대 대형 패키지 기판 재료로 유기 재료를 대체할 후보로 검토되고 있는 유리 기판의 이점으로 올바른 것은?
  14. 스위치 IC 등과 광 송수신 부품을 같은 패키지 안에 근접하여 실장하고, 전기 배선을 짧게 하여 소비 전력을 줄이는 기술을 무엇이라 하는가?
  15. 하이브리드 본딩 방식 중, 테스트에서 양품으로 판정한 칩만 골라 상대 웨이퍼에 접합할 수 있는 방식은?
  16. TSV로 적층한 칩끼리, 또는 칩과 인터포저의 접속에 사용되는, 일반 솔더 볼보다 훨씬 작은 범프를 무엇이라 하는가?
  17. AI용 GPU에서 GPU 칩과 HBM을 하나의 실리콘 인터포저 위에 나란히 실장하는 주된 이유는?
  18. 3D NAND에서 메모리 셀 어레이와 주변 회로를 서로 다른 웨이퍼에서 만들어 접합하는 방식의 이점으로 올바른 것은?
  19. 칩과 히트 스프레더(방열판) 사이에 끼워 미세한 틈을 메우고 열을 전달하기 쉽게 하는 재료를 무엇이라 하는가?
  20. 칩렛 간 접속 성능의 지표로 중시되는, 칩 변의 길이당 확보할 수 있는 데이터 전송량을 무엇이라 하는가?
  21. 2.5D 실장과 3D 실장의 차이로 올바른 것은?
  22. HBM에서 하나의 스택에 쌓을 수 있는 DRAM 다이의 수로 일반적인 것은?
  23. 서로 다른 제조 공정이나 재료로 만든 칩을 하나의 패키지에 통합하는 개념을 무엇이라 하는가?
  24. TSV의 일반적인 형성 공정으로 올바른 것은?
  25. 원형 웨이퍼가 아니라 대형 각형 패널 위에서 패키지를 일괄 제조하는 방식의 주된 목적은?
  26. TSV를 형성한 칩을 적층하기 위해 웨이퍼를 뒷면에서 연삭하여 얇게 만드는 두께의 기준으로 올바른 것은?
  27. 칩렛을 사용함으로써 기대할 수 있는 이점으로 올바른 것은?
  28. 하이브리드 본딩에서 접합하는 면에 요구되는 조건으로 올바른 것은?
  29. HBM의 최하층에 있는 베이스 다이(로직 다이)의 역할로 올바른 것은?
  30. 고전력 AI용 패키지에서 검토·도입이 진행되고 있는 냉각 방법의 예로 올바른 것은?
  31. 칩을 수직으로 쌓는 3D 실장의 기본적인 이점으로 올바른 것은?
  32. 프로세서의 연산 성능 향상에 비해 메모리에서 데이터를 공급하는 속도가 따라가지 못해 전체 성능을 제한해 버리는 문제를 무엇이라 하는가?
  33. 스마트폰 메모리 등에 오래전부터 사용되어 온, 여러 개의 칩을 조금씩 어긋나게 쌓고 각각을 와이어 본딩으로 기판에 연결하는 적층 방식은?
  34. 칩렛과 대비하여, 시스템에 필요한 기능을 모두 하나의 큰 칩에 만들어 넣는 종래의 형태를 무엇이라 하는가?
  35. TSV나 미세 재배선층 형성 등 전공정에 가까운 미세 가공 기술을 웨이퍼 상태에서 사용하는 첨단 패키지 공정이 전공정과 후공정의 사이에 해당하기 때문에 불리는 이름은?
  36. TSMC의 2.5D 실장 기술로, AI용 GPU와 HBM을 실리콘 인터포저 위에 나란히 놓고 연결하는 용도로 널리 사용되는 것은?
  37. TSMC가 개발한 팬아웃형 웨이퍼 레벨 패키지 기술로, 2016년 스마트폰 프로세서에 채택되어 널리 알려진 것은?
  38. 웨이퍼끼리 통째로 붙이는 웨이퍼 온 웨이퍼(W2W) 접합의 과제로 올바른 것은?
  39. 2.5D 실장에서 실리콘 인터포저 대신 유기 재료 절연막과 구리 배선을 쌓은 재배선층(RDL) 인터포저를 사용하는 주된 이점은?
  40. HBM3까지의 세대에서 HBM 스택 하나당 데이터 버스의 폭으로 올바른 것은?
  41. TSV를 형성한 웨이퍼를 수십 µm까지 얇게 하여 가공할 때, 깨짐이나 휨을 방지하기 위해 지지용 웨이퍼(캐리어)에 일시적으로 붙여서 다루는 기술은?
  42. 팬아웃형 웨이퍼 레벨 패키지에서, 잘라낸 칩을 지지체 위에 간격을 두고 배열한 뒤 수지로 매립하여 다시 만든 웨이퍼 형태의 것을 무엇이라 하는가?
  43. 칩렛화의 과제로 올바른 것은?
  44. 프로세서 칩 위에 캐시용 SRAM 칩을 하이브리드 본딩으로 쌓는 제품의 주된 목적은?
  45. 노광 장비에서 한 번에 노광할 수 있는 최대 범위(약 26 mm × 33 mm)보다 큰 실리콘 인터포저를 제조하는 데 사용되는 방법은?
  46. 구리와 절연막에 의한 하이브리드 본딩에서 구리 전극끼리 접합되는 원리로 올바른 설명은?
  47. TSV를 형성하는 시점에 따른 분류에서, 트랜지스터를 형성한 뒤 다층 배선을 형성하기 전에 TSV를 만드는 방식은?
  48. 칩끼리를 접속하는 단자 간격(피치)의 기준 조합으로 가장 적절한 것은?
  49. 팬아웃형 웨이퍼 레벨 패키지 제조에서, 칩을 수지로 봉지할 때 수지의 유동이나 경화 시 수축으로 인해 칩의 위치가 어긋나는 문제를 무엇이라 하는가?
  50. TSV 주위에 트랜지스터를 배치하지 않는 영역(키프아웃 존)을 두는 주된 이유는?

이 분야의 비교

설계와 산업의 다른 분야