첨단 패키징(3D와 칩렛)

칩렛화의 과제로 올바른 것은?

  1. A칩 사이를 잇는 인터페이스 회로의 면적과 소비 전력, 조립과 검사의 수고가 늘어난다
  2. B칩의 수율이 반드시 떨어진다
  3. C서로 다른 공정의 칩을 조합할 수 없다
정답과 해설 보기

정답: A. 칩 사이를 잇는 인터페이스 회로의 면적과 소비 전력, 조립과 검사의 수고가 늘어난다

칩렛에서는 모놀리식이라면 칩 내부 배선으로 해결되던 접속을 칩 간 인터페이스 회로(PHY)를 통해 해야 하므로 그 면적과 소비 전력, 지연이 늘어납니다. 또한 첨단 패키지 조립, 양품 칩 선별, 적층 후 검사 등도 필요합니다. 그래서 이점이 이런 부담을 웃도는 대규모 칩에서 채택이 진행되고 있습니다. 수율은 오히려 오르기 쉽고, 서로 다른 공정의 조합은 이점입니다.

  • A. 올바르다. 인터페이스와 조립의 부담이 늘어납니다.
  • B. 칩을 작게 나누면 오히려 수율은 오르기 쉬워집니다.
  • C. 서로 다른 공정의 칩을 조합할 수 있다는 것이 이점의 하나입니다.
이 분야 연습하기 분야로 돌아가기

첨단 패키징(3D와 칩렛)의 다른 문제

  1. 프로세서 칩 위에 캐시용 SRAM 칩을 하이브리드 본딩으로 쌓는 제품의 주된 목적은?
  2. 노광 장비에서 한 번에 노광할 수 있는 최대 범위(약 26 mm × 33 mm)보다 큰 실리콘 인터포저를 제조하는 데 사용되는 방법은?
  3. 구리와 절연막에 의한 하이브리드 본딩에서 구리 전극끼리 접합되는 원리로 올바른 설명은?
  4. TSV를 형성하는 시점에 따른 분류에서, 트랜지스터를 형성한 뒤 다층 배선을 형성하기 전에 TSV를 만드는 방식은?
  5. 칩끼리를 접속하는 단자 간격(피치)의 기준 조합으로 가장 적절한 것은?

이 분야의 비교