첨단 패키징(3D와 칩렛)

3D NAND에서 메모리 셀 어레이와 주변 회로를 서로 다른 웨이퍼에서 만들어 접합하는 방식의 이점으로 올바른 것은?

  1. A제조 공정이 반드시 한 공정으로 끝난다
  2. B메모리 셀이 필요 없어진다
  3. C각각에 적합한 공정으로 제조할 수 있고, 칩 면적을 줄일 수 있다
정답과 해설 보기

정답: C. 각각에 적합한 공정으로 제조할 수 있고, 칩 면적을 줄일 수 있다

메모리 셀 어레이와 주변 회로(CMOS 회로)를 서로 다른 웨이퍼에서 각각 최적의 공정으로 만들어 접합·연결하면, 주변 회로가 메모리 셀 아래에 겹쳐지므로 칩 면적을 줄일 수 있습니다. 셀 어레이 형성에는 고온 공정이 있으므로 별도 웨이퍼로 만들면 주변 회로의 트랜지스터가 그 열로 열화되지 않아 고성능화할 수 있습니다. 두 웨이퍼를 병행하여 제조할 수 있어 제조 기간 단축으로도 이어집니다.

이 분야 연습하기 분야로 돌아가기

첨단 패키징(3D와 칩렛)의 다른 문제

  1. 칩과 히트 스프레더(방열판) 사이에 끼워 미세한 틈을 메우고 열을 전달하기 쉽게 하는 재료를 무엇이라 하는가?
  2. 칩렛 간 접속 성능의 지표로 중시되는, 칩 변의 길이당 확보할 수 있는 데이터 전송량을 무엇이라 하는가?
  3. 2.5D 실장과 3D 실장의 차이로 올바른 것은?
  4. HBM에서 하나의 스택에 쌓을 수 있는 DRAM 다이의 수로 일반적인 것은?
  5. 서로 다른 제조 공정이나 재료로 만든 칩을 하나의 패키지에 통합하는 개념을 무엇이라 하는가?

이 분야의 비교