Testen en inspectie
Leer met meerkeuzevragen de basis van het testen en inspecteren van halfgeleiders, zoals wafertest, burn-in en scantest (DFT).
—Uw score
0 / 50Beantwoorde vragen
Oefen 10 vragenWillekeurige vragen uit dit onderwerp · ongeveer 5 minuten
Dit onderwerp oefenenAlle vragen over dit onderwerp in willekeurige volgorde
Zwakke vragenAlleen de laatst fout beantwoorde vragen opnieuw oefenen
Testen en inspectie: kernpunten
Halfgeleiderproducten ondergaan tijdens en na de productie meerdere testfasen. Met de wafertest vóór het zagen worden defecte chips opgespoord en met de eindtest na het packagen worden de eigenschappen van de af te leveren producten gegarandeerd.
Met burn-in, waarmee vroege uitval wordt weggenomen, en design for testability (DFT), waarbij testfaciliteiten in de schakeling worden ingebouwd, wordt de kwaliteit gewaarborgd en blijven de testkosten beperkt.
Alle vragen over Testen en inspectie (50)
- Welke beschrijving van de wafertest (probetest) is juist?
- Wat is het doel van burn-in?
- Welke beschrijving van scanontwerp, een vorm van Design for Test (DFT), is juist?
- Welke grootheden worden bij de DC-test (gelijkstroomtest) van halfgeleiders voornamelijk gecontroleerd?
- Welke beschrijving van BIST (Built-In Self-Test) is juist?
- Welke beschrijving van de probe card is juist?
- Welke beschrijving van het stuck-at-foutmodel (stuck-at fault) dat bij de test van logische schakelingen wordt gebruikt, is juist?
- Welke definitie van de foutdekking (fault coverage) van een testpatroon is juist?
- Wat is KGD (Known Good Die), dat belangrijk is bij het monteren van meerdere chips in één behuizing?
- Hoe heet de methode waarbij een tester meerdere chips gelijktijdig meet om de testkosten te verlagen?
- Hoe heet het automatisch genereren van testpatronen voor het detecteren van fouten uit de netlijst van een schakeling?
- Hoe heet de test waarbij de voedingsstroom van een CMOS-schakeling in rusttoestand wordt gemeten om defecten zoals bridging-fouten te detecteren?
- Wat is het belangrijkste gebruik van boundary scan volgens IEEE 1149.1 (JTAG)?
- Welk apparaat voert in de eindtest na het verpakken, in combinatie met de tester, ICs automatisch toe en sorteert ze op basis van het testresultaat?
- Hoe heet een tweedimensionale grafiek waarin de slaag-/faalresultaten worden samengevat terwijl voorwaarden zoals voedingsspanning en bedrijfsfrequentie worden gevarieerd?
- Welke volgorde is juist voor de testflow van een gangbaar halfgeleiderproduct?
- Welke grootheden worden bij de AC-test voornamelijk gecontroleerd?
- Hoe heet de techniek waarbij testpatronen in de chip worden uitgebreid en de responsen worden gecomprimeerd om de hoeveelheid scantestdata en de testtijd te verminderen?
- Hoe heet de test die bij de werkelijke bedrijfsfrequentie wordt uitgevoerd om defecten te detecteren waarbij het signaal te traag wordt doorgegeven?
- Hoe heet het indelen van producten op basis van testresultaten naar prestaties zoals bedrijfssnelheid en stroomverbruik?
- Hoe heet het instellen van beoordelingswaarden die iets strenger zijn dan de productspecificatie, om rekening te houden met meetfouten en veroudering?
- Wat wordt bij de ontwikkeling van testprogramma's als juist beschouwd als belangrijk voor het verlagen van de testkosten?
- Welke methode is momenteel gangbaar om informatie over in de wafertest als defect beoordeelde chips in latere assemblagestappen te gebruiken?
- Wat is de belangrijkste reden om halfgeleiders voor auto's niet alleen bij kamertemperatuur, maar ook bij hoge en lage temperatuur te testen?
- Welk testpatroon voor geheugens doorloopt de adressen achtereenvolgens, schrijft en leest herhaaldelijk 0 en 1, en detecteert ook defecten zoals interferentie tussen naburige cellen?
- Welke beschrijving van ATE (Automatic Test Equipment) is juist?
- Hoe heet het verder indrukken van de probenaald nadat deze het elektrodepad heeft geraakt, om een betrouwbaar contact te maken?
- Welke combinatie van twee eigenschappen wordt met Design for Test beoogd te verbeteren?
- Hoe heet de test waarbij het besturingssysteem en toepassingen worden uitgevoerd in een omgeving die dicht bij de werkelijke gebruiksomstandigheden ligt, om een chip als goed of defect te beoordelen?
- Welke kwaliteitsmaat geeft het aantal defecten per miljoen geleverde producten aan?
- Wat is het belangrijkste doel van het testen bij de productie van halfgeleiderproducten?
- Op welke plek op de chip worden de naalden van de probe card bij de wafertest in contact gebracht?
- Wat is de basismethode om bij de test van logische schakelingen te beoordelen of een chip goed is?
- Hoe heet de combinatie van de reeks 0- en 1-signalen die achtereenvolgens aan de ingangen van de chip worden aangelegd en de bijbehorende verwachte waarden?
- Hoe heet het speciale patroon dat onder meer tussen de chips op de wafer (scribe lines) wordt geplaatst en waarmee eigenschappen van transistoren en weerstanden worden gemeten om het proces te beoordelen?
- Hoe heet de inspectie waarbij aan een wafer na de front-end-processen onder meer de drempelspanning en de vierkantsweerstand van TEG's worden gemeten om te controleren of het proces volgens specificatie is verlopen?
- Welk onderdeel van de testopspanning tussen tester en IC, dat met dunne veerbelaste pennen betrouwbaar contact maakt met de aansluitingen, is bedoeld?
- Hoe heet de printplaat die op de testkop van de tester wordt gemonteerd, de socket van de IC en randcomponenten draagt en per productsoort de signalen naar de IC leidt?
- Wat is het belangrijkste voordeel van de verticale uitvoering van de probe card, waarbij de naalden loodrecht ten opzichte van de pads zijn geplaatst?
- Bij voortgezette wafertests blijven aluminiumspaanders van het pad en dergelijke aan de naaldpunt kleven. Welke bewerking wordt dan regelmatig uitgevoerd?
- Wat is het doel van de mogelijkheid om bij een prober de temperatuur van de tafel (chuck) waarop de wafer ligt op hoge of lage waarden te regelen?
- Welke combinatie van namen is juist voor enerzijds de test die met scan en dergelijke structurele fouten van de schakeling (zoals stuck-at-fouten) uitputtend detecteert, en anderzijds de test die de functie controleert zoals deze daadwerkelijk werkt?
- Hoe heet het verschijnsel dat een in principe goede chip als defect wordt beoordeeld en weggegooid doordat de beoordeling te streng of de meting instabiel is?
- Wat is het belangrijkste doel van het maken van een kaart waarin wordt vastgelegd welke bit op welk adres bij een geheugentest defect was?
- Waarom is bij compressie van de uitgangen van de scantest het verwijderen van signalen waarvan de waarde in de simulatie niet als 0 of 1 vaststaat (onbekende waarde X) noodzakelijk?
- Welke methode wordt bij de test van snelle seriële communicatie-interfaces gebruikt om de uitgang van de zendschakeling van de chip terug te koppelen naar de ontvangstschakeling, zodat de chip de communicatie zelf controleert?
- Hoe heet de methode waarbij op basis van tussentijdse resultaten en statistieken van onder meer de wafertest per chip en per lot de testitems en beoordelingswaarden dynamisch worden gewijzigd?
- Wat is het belangrijkste doel van het toepassen van een langzaam veranderend sinussignaal en dergelijke bij de test van een AD-omzetter en het tellen van hoe vaak elke uitgangscode voorkomt (histogram)?
- Hoe heet het proces waarbij uit de informatie over op welke uitgang en bij welk patroon een afwijking optrad bij een chip die de scantest niet haalde, logisch een kandidaatlijst van de waarschijnlijke foutlocaties wordt afgeleid?
- Welke methode genereert testpatronen door defecten zoals kortsluiting en onderbreking van transistoren binnen een standaardcel te modelleren op basis van de schakeling van de cel?