Drempelspanning van een MOSFET

De drempelspanning is de som van drie termen: de flatbandspanning, de potentiaal 2φF die nodig is voor sterke inversie aan het oppervlak, en de spanning die de lading in de depletielaag draagt. Wijzig de oxidedikte of substraatdotering en zie in getallen hoeveel elke term verschuift.

Invoer

Resultaten

Drempelspanning Vth
–
Flatbandspanning VFB
–
Verschil in uittreearbeid φms
–
Fermi-potentiaal φF
–
Depletieladingsterm ±Qd/Cox
–
Oxidecapaciteit Cox
–
Maximale depletiebreedte Wdmax
–
Body-effectcoëfficiënt γ
–

Berekend voor een lang kanaal met uniforme substraatdotering bij 300 K, met SiO₂ als gate-isolator (relatieve permittiviteit 3,9) en een siliciumsubstraat (relatieve permittiviteit 11,7, elektronenaffiniteit 4,05 eV, bandgap 1,12 eV, ni 1,0×10¹⁰ cm⁻³). De uittreearbeid van n⁺-polysilicium wordt gelijkgesteld aan de geleidingsbandrand (4,05 eV) en die van p⁺-polysilicium aan de valentiebandrand (5,17 eV). Polydepletie, quantumeffecten, korte-kanaaleffecten en het doteringsprofiel door een kanaalimplantatie zijn niet meegenomen.

Formule voor de drempelspanning

Bij een nMOS geldt als drempelvoorwaarde sterke inversie: de oppervlaktepotentiaal is 2φF gebogen en de elektronendichtheid aan het oppervlak is gelijk aan de gatendichtheid in het substraat. Dan is Vth = VFB + 2φF + √(2qεsNA(2φF + VSB))/Cox. Hierin is φF = (kT/q)ln(NA/ni) de Fermi-potentiaal en Cox = εox/tox de oxidecapaciteit per oppervlakte-eenheid. De flatbandspanning VFB = φms − Qf/Cox wordt bepaald door het verschil in uittreearbeid φms tussen gate en substraat en door de vaste lading Qf in het oxide. Bij een pMOS zijn de tekens omgekeerd: Vth = VFB + 2φF − √(2qεsND(2|φF| + |VSB|))/Cox (φF < 0).

Aannames

Uitgangspunt is een lang kanaal met een uniforme substraatdotering onder de gate. In echte transistors wordt de drempelspanning ingesteld met een ionenimplantatie die alleen het kanaaloppervlak doteert (kanaalimplantatie), zodat de dotering in de diepte varieert. Bij korte gatelengtes verlaagt het veld van de drain bovendien Vth door korte-kanaaleffecten en DIBL. Bij oxides van enkele nm of dunner laten polydepletie en quantumeffecten in de inversielaag de effectieve oxidedikte groter lijken. De waarden van deze tool zijn leerboekschattingen om te zien in welke richting en hoeveel elke parameter Vth verschuift.

Rekenvoorbeeld

Met de standaardwaarden, nMOS met n⁺-polysilicium gate, tox = 5 nm, NA = 5×10¹⁷ cm⁻³ en Qf/q = 10¹⁰ cm⁻², is Cox ≈ 0,691 µF/cm², φF ≈ 0,458 V, φms ≈ −1,018 V, VFB ≈ −1,021 V en de depletieladingsterm ≈ 0,565 V, zodat Vth ≈ −1,021 + 0,917 + 0,565 ≈ 0,461 V. Maak je het oxide 10 nm dik, dan verdubbelt de depletieterm tot ongeveer 1,129 V en stijgt Vth tot ongeveer 1,02 V. Met een substraatdotering van 10¹⁸ cm⁻³ is Vth ≈ 0,728 V, en met 1 V substraatbias Vth ≈ 0,713 V. Met een p⁺-polysilicium gate wordt φms 1,12 V groter en Vth ≈ 1,58 V. In CMOS krijgt de nMOS daarom een n⁺- en de pMOS een p⁺-polysilicium gate: zo blijven beide drempelspanningen in absolute waarde klein en gelijk.

Gebruikte waarden en soort bron

De relatieve permittiviteiten van silicium en SiO₂ (11,7 en 3,9), de elektronenaffiniteit van silicium (4,05 eV), de bandgap (1,12 eV) en de intrinsieke ladingdragerdichtheid (1,0×10¹⁰ cm⁻³) zijn representatieve materiaalwaarden uit leerboeken over halfgeleidercomponenten. De standaardwaarde 10¹⁰ cm⁻² voor de vaste lading is de orde van grootte die vaak als richtwaarde voor een goed thermisch oxide wordt genoemd. De uittreearbeid van een metalen gate hangt af van het materiaal, het kristalvlak en de onderliggende lagen; vul daarom de waarde uit je eigen documentatie in.

MOSFET-vragen oefenen

Wat gebeurt er met de drempelspanning als de onzuiverheidsconcentratie van het kanaalgebied (p-type substraat) van een nMOSFET wordt verhoogd?

  1. AWordt hoger
  2. BWordt lager
  3. CVerandert niet
Antwoord en toelichting tonen

Antwoord: A. Wordt hoger

Bij een hoge onzuiverheidsconcentratie van het substraat is de acceptorlading in de uitputtingslaag groter voordat het oppervlak is geïnverteerd en wordt ook de Fermi-potentiaal φF groter, zodat een grotere gatespanning nodig is. De drempelspanning wordt daarom hoger. Dat Vth met ionenimplantatie in het kanaal wordt ingesteld, is een toepassing van deze eigenschap. Bij hoge concentratie nemen echter de mobiliteit af en de spreiding (fluctuatie in het aantal dopanten) toe, dus bij FinFET's en GAA wordt het kanaal vrijwel ongedoteerd gelaten en Vth door de werkfunctie bepaald.

Wat gebeurt er in het algemeen met de grootte van de drempelspanning van een nMOSFET als de gate-isolator dikker wordt gemaakt zonder andere condities te wijzigen?

  1. AWordt nul
  2. BWordt groter
  3. CWordt kleiner
Antwoord en toelichting tonen

Antwoord: B. Wordt groter

Bij een dikkere gate-isolator wordt Cox kleiner en neemt de gatespanning toe die nodig is om dezelfde uitputtingslaaglading te dragen, zodat de drempelspanning groter wordt (de derde term in Vth = VFB + 2φF + Qd/Cox neemt toe). Ook binnen dezelfde chip worden transistors met dunne film voor kernschakelingen en met dikke film voor 1,8 V- en 3,3 V-in-/uitgangsschakelingen gecombineerd (dual gate oxide). Transistors met dikke film hebben een hogere doorslagspanning maar zijn trager en hebben ook een hogere Vth.

Wat gebeurt er met de drempelspanning van een n-kanaal MOSFET wanneer het substraat (body) een negatieve spanning ten opzichte van de source krijgt (substraatvoorspanning)?

  1. ANeemt toe
  2. BNeemt af
  3. CVerandert niet
Antwoord en toelichting tonen

Antwoord: A. Neemt toe

Wanneer tussen source en substraat een spanning in sper wordt aangelegd, breidt de uitputtingslaag onder de gate zich uit en neemt de lading in de uitputtingslaag toe, zodat een grotere gatespanning nodig is om die te compenseren. De drempelspanning neemt daarom toe (substraatvoorspanningseffect, body-effect). Bij de bovenste transistor van een serieschakeling stijgt de sourcepotentiaal, zodat Vth door dit effect toeneemt en de transistor trager wordt. Omgekeerd bestaat er ook een methode waarbij met de substraatspanning Vth wordt ingesteld om lekstroom te verminderen.

Welke uitleg over de flat-band-spanning van een MOS-structuur is juist?

  1. ADe gatespanning waarbij het kanaal sterk geïnverteerd is
  2. BDe gatespanning waarbij de gate-isolator doorslaat
  3. CDe gatespanning waarbij de banden aan het halfgeleideroppervlak niet gebogen zijn (vlak zijn)
Antwoord en toelichting tonen

Antwoord: C. De gatespanning waarbij de banden aan het halfgeleideroppervlak niet gebogen zijn (vlak zijn)

De flat-band-spanning VFB is de gatespanning waarbij de banden aan het halfgeleideroppervlak niet gebogen zijn maar vlak, en wordt bepaald door VFB = φms − Qox/Cox (verschil in werkfunctie en lading in de isolator en op het grensvlak). De drempelspanning is VFB plus de voor inversie benodigde 2φF en de spanning door de uitputtingslaaglading. Aan de verschuiving van VFB bij C-V-metingen zijn lading in de isolator en verontreiniging (zoals Na-ionen) te beoordelen, en het is een belangrijke indicator voor procesbeheersing.

Veelgestelde vragen

Wat gebeurt er met de drempelspanning als het gateoxide dunner wordt?

Bij een nMOS wordt de depletieladingsterm Qd/Cox evenredig met tox kleiner, dus daalt Vth. Met de standaardwaarden daalt Vth van ongeveer 0,461 V naar ongeveer 0,179 V wanneer tox van 5 nm naar 2,5 nm gaat. Bij schaalverkleining met dunner oxide wordt Vth daarom opnieuw ingesteld door de substraatdotering te verhogen of de uittreearbeid van de gate aan te passen.

Waarom stijgt de drempelspanning bij een substraatbias?

Een sperspanning tussen substraat en source verbreedt de depletielaag, waardoor de gate meer depletielading moet dragen. De verandering is ΔVth = γ(√(2φF + VSB) − √(2φF)); met de standaardwaarden (γ ≈ 0,59 V^½) stijgt Vth bij VSB = 1 V met ongeveer 0,25 V. Dit heet het substraatbiaseffect (body-effect).

Kan ik dit ook gebruiken voor transistors met high-k/metal gate?

Als richtwaarde wel. Vul bij de oxidedikte de EOT (equivalente oxidedikte omgerekend naar SiO₂) in, kies 'Metaal' als gate en voer de effectieve uittreearbeid in. Lading in de high-k-laag en dipolen aan grensvlakken verschuiven de drempelspanning echter, en echte geschaalde transistors zijn driedimensionale FinFET- of GAA-structuren, dus de waarden wijken af van deze formule.

Verwante begrippen

Drempelspanning (threshold voltage) Flatbandspanning Uittreearbeid Substraatbiaseffect (body-effect) Inversielaag High-k/metal gate EOT (equivalente oxidedikte)

Verwante figuren

Verwante vergelijkingen

Halfgeleider-rekentools

Calculator voor dies per wafer en yieldDies per wafer, yield (Poisson, Murphy, negatief binomiaal) en kosten per goede die, met wafermapCalculator voor lithografie-resolutie en focusdiepteResolutie (half-pitch), focusdiepte en pitchsplitsing uit golflengte, NA en k1Calculator voor setup- en hold-timingSetup- en hold-slack en maximale klokfrequentie voor een flipflop-naar-flipflop-padMOSFET-I-V-karakteristiek (ID–VDS)Wijzig Vth, W/L en λ en bekijk de ID–VDS-curven en het werkpunt: gebied, ID, gm en roVragenset makenKies onderwerpen en een aantal vragen en krijg een deelbare quizlink voor lessen en trainingenCalculator voor junctietemperatuur en thermische weerstandJunctietemperatuur, marge tot Tj(max) en maximaal vermogen uit gedissipeerd vermogen en thermische weerstandCalculator voor geheugenbandbreedtePiek- en effectieve bandbreedte van DDR, LPDDR, GDDR en HBM uit transfersnelheid en busbreedteADC-SNR en effectief aantal bits (ENOB)SNR en effectief aantal bits van een ADC uit resolutie, klokjitter en oversamplingWet van Amdahl en parallelle speedupSpeedup en parallelle efficiëntie uit de parallelle fractie en het aantal processors, volgens de wetten van Amdahl en GustafsonCacheadres opsplitsen en gemiddelde geheugentoegangstijdTag-, index- en offsetbits en gemiddelde geheugentoegangstijd uit cachegrootte, regelgrootte en associativiteitVermogensverbruik van CMOS (dynamisch en statisch)Dynamisch en statisch vermogen uit activiteitsfactor, capaciteit, spanning, frequentie en lekstroom, plus het vermogen na DVFSIngebouwde spanning en depletiebreedte van een pn-junctieIngebouwde spanning, depletiebreedte, piekveld en junctiecapaciteit van een pn-junctie uit dotering en sperspanningDikte van thermisch oxide (Deal-Grove-model)Dikte van siliciumoxide en verbruikt silicium uit temperatuur, tijd, droge of natte atmosfeer en oriëntatie, met het Deal-Grove-modelRC-vertraging van on-chip interconnectsDraadweerstand en -capaciteit, verdeelde RC-vertraging en vertraging met driver en belasting uit metaal, breedte, dikte, afstand, diëlektrische constante en lengteFasenruis omrekenen naar RMS-jitterIntegreer een fasenruisprofiel in dBc/Hz om de RMS-fasefout en de RMS-jitter van een klok te krijgenPDN-doelimpedantie en ontkoppelcondensatorenDoelimpedantie uit voedingsspanning, toegestane rimpel en stroomstap, plus de eigenresonantiefrequentie en het werkzame bereik van ontkoppelcondensatorenResistiviteit en doteringsconcentratie van silicium omrekenenReken de resistiviteit en doteringsconcentratie van silicium (n-type en p-type) in beide richtingen om, met de mobiliteit erbijBandgap en emissiegolflengte omrekenenReken bandgap (eV) en emissiegolflengte (nm) in beide richtingen om, met voorinstellingen voor Si, GaAs, GaN en andere materialenIntrinsieke ladingdragerdichtheid als functie van de temperatuurBereken de intrinsieke ladingdragerdichtheid ni van Si, Ge en GaAs uit de temperatuur, en met de dotering ook de temperatuur waarbij het materiaal intrinsiek wordt