真性キャリア密度の温度依存

温度が上がると、価電子帯から伝導帯へ熱で上がる電子が指数関数的に増えます。材料と温度を入れると真性キャリア密度niを計算し、ドーピングした半導体がどの温度まで不純物で決まる性質を保てるかを確かめられます。

条件

結果

真性キャリア密度 ni
–
その温度のバンドギャップ Eg(T)
–
熱エネルギー kT
–
300 Kのniに対する倍率
–
多数キャリア(電子)密度 n
–
少数キャリア(正孔)密度 p
–
ni = ND となる温度(真性化の目安)
–

縦軸は対数です。実線が選んだ材料、破線がほかの2つの材料(上からGe、Si、GaAsの順)です。赤い点が今の値です。

300 Kの ni は代表値として Si 1.0×10¹⁰、Ge 2.0×10¹³、GaAs 2.1×10⁶ cm⁻³ を使い(PN接合の計算ツールと同じ値)、有効状態密度 Nc・Nv は T^1.5 に比例するとしています。バンドギャップの温度変化は Varshni の式 Eg(T) = Eg(0) − αT²/(T + β) で、係数は代表的な物性値(Si: 1.17 eV、4.73×10⁻⁴ eV/K、636 K、Ge: 0.7437、4.774×10⁻⁴、235、GaAs: 1.519、5.405×10⁻⁴、204)です。多数・少数キャリアは、ドナーがすべてイオン化したn型として計算しています。低温でドナーのイオン化が不完全になる現象(フリーズアウト)は考えていません。

真性キャリア密度の式

不純物を含まない半導体では、熱で伝導帯に上がった電子と、価電子帯に残った正孔が同じ数だけでき、その密度が真性キャリア密度 ni = √(Nc·Nv)·exp(−Eg/2kT) です。Nc と Nv は伝導帯と価電子帯の有効状態密度で、T^1.5 に比例します。指数の中にバンドギャップがあるため、niは温度に対して非常に急に増え、同じ温度でもバンドギャップが大きい材料ほど桁違いに小さくなります。このツールでは300 Kの代表値を基準にして、ni(T) = ni(300 K) × (T/300)^1.5 × exp[−(Eg(T)/kT − Eg(300 K)/(k·300 K))/2] で計算しています。

前提条件

有効質量は温度によらず一定とみなし、Nc・Nv の温度依存は T^1.5 だけにしています。バンドギャップの温度変化は Varshni の式で入れています。多数キャリアと少数キャリアは、ドナーがすべてイオン化したn型について、電荷中性 n = p + ND と質量作用の法則 n·p = ni² から、n = ND/2 + √((ND/2)² + ni²)、p = ni²/n と求めます。ドナーのイオン化が不完全になる低温(Siではおおむね100 K以下)や、縮退するほどの高濃度では使えません。

計算例

既定値のSi、300 Kでは ni = 1.0×10¹⁰ cm⁻³ です。100 ℃(373 K)では約1.3×10¹² cm⁻³ と約130倍、400 Kでは約5.3×10¹² cm⁻³ と約530倍に増えます。ND = 10¹⁵ cm⁻³ のn型では、300 Kの電子密度はほぼ10¹⁵ cm⁻³、正孔密度は ni²/ND = 10⁵ cm⁻³ です。温度を上げて ni が ND に追いつくのは約547 K(約274 ℃)で、これより高温では熱でできたキャリアが不純物によるキャリアを上回り、n型としての性質が薄れていきます。同じ条件で Ge は約391 K(約118 ℃)、GaAs は約771 K(約498 ℃)となり、バンドギャップの大きい材料ほど高温まで使える理由がわかります。

使っている値と出典の種類

300 Kの ni と Varshni の式の係数は、半導体デバイスの教科書や物性値の便覧に載っている代表的な物性値です。Siの ni は文献によって 9.65×10⁹〜1.5×10¹⁰ cm⁻³ と幅があり、近年は約1.0×10¹⁰ cm⁻³ がよく使われます。Ge は 2.0〜2.4×10¹³ cm⁻³、GaAs は 1.8〜2.1×10⁶ cm⁻³ 程度の幅があります。ボルツマン定数は k = 8.617×10⁻⁵ eV/K です。結果は、桁と温度による変化の傾向をつかむための値として使ってください。

半導体物性の問題を解く

真性半導体の温度を上げたとき、真性キャリア密度はどうなるか。

  1. A増加する
  2. B減少する
  3. C変化しない
答えと解説を見る

正解:A. 増加する

温度が上がると、価電子帯の電子が熱エネルギーでバンドギャップを越えやすくなり、電子と正孔の対が増えます。真性キャリア密度は ni ∝ T^(3/2)·exp(−Eg/2kT) で、シリコンでは室温付近で約10 ℃上がるごとにおよそ2倍になります。この急な増加が、pn接合の逆方向の漏れ電流が高温で増える原因であり、バンドギャップの大きいSiCやGaNが高温動作に強い理由でもあります。

室温におけるシリコンの真性キャリア密度に最も近い値はどれか。

  1. A約1×10⁴ cm⁻³
  2. B約1×10¹⁰ cm⁻³
  3. C約1×10²² cm⁻³
答えと解説を見る

正解:B. 約1×10¹⁰ cm⁻³

シリコンの真性キャリア密度は室温で約1×10¹⁰ cm⁻³(文献により1.0〜1.5×10¹⁰)です。原子密度約5×10²² cm⁻³と比べると、原子約10¹²個に1個しか自由なキャリアがありません。ゲルマニウムは約2×10¹³、GaAsは約2×10⁶ cm⁻³と、バンドギャップが大きいほど桁違いに小さくなります。この ni の小ささが、わずかなドーピングで導電性を自在に制御できる理由です。

熱平衡状態の半導体における電子密度nと正孔密度pの積(n×p)として正しいものはどれか。(ni:真性キャリア密度)

  1. A常に0になる
  2. Bni の2乗に等しい
  3. C不純物濃度の2乗に等しい
答えと解説を見る

正解:B. ni の2乗に等しい

熱平衡状態では、不純物を添加しても n × p = ni² が成り立ちます(質量作用の法則)。電子を増やすと再結合の相手が増えるため、正孔はその分だけ減るという関係です。例えばシリコン(ni ≈ 1×10¹⁰ cm⁻³)に1×10¹⁶ cm⁻³のドナーを入れると、正孔は1×10⁴ cm⁻³になります。光の照射や電流の注入がある非平衡状態では成り立たず、np > ni² になります。

ドナー濃度1×10¹⁶ cm⁻³のn型シリコン(ドナーはすべてイオン化、真性キャリア密度ni = 1×10¹⁰ cm⁻³)の正孔密度はおよそいくらか。

  1. A1×10⁴ cm⁻³
  2. B1×10⁶ cm⁻³
  3. C1×10¹⁰ cm⁻³
答えと解説を見る

正解:A. 1×10⁴ cm⁻³

ドナーがすべてイオン化しているので電子密度は n ≈ 1×10¹⁶ cm⁻³ です。質量作用の法則 n × p = ni² より、p = (1×10¹⁰)² ÷ 1×10¹⁶ = 1×10⁴ cm⁻³ になります。多数キャリアの1兆分の1しかない少数キャリアですが、PN接合の逆方向電流やバイポーラトランジスタの動作はこの少数キャリアが担っています。ni は温度で急に増えるため、少数キャリア密度も高温で大きく増えます。

よくある質問

温度が10 K上がると、Siの ni は何倍になりますか?

室温付近では約2.2倍です(300 K → 310 K)。逆方向飽和電流のように ni² に比例する量は約5倍になるため、PN接合のリーク電流は温度に非常に敏感です。

ni がわかると、何に使えますか?

少数キャリア密度 p = ni²/ND、PN接合の内蔵電位 (kT/q)ln(NA·ND/ni²)、ダイオードの逆方向飽和電流(ni²に比例)、高温でのリーク電流の見積もりなどに使います。どれも ni の温度依存を通して、デバイスの温度特性を決めています。

SiCやGaNのパワー半導体が高温に強いのはなぜですか?

バンドギャップが約3 eV以上と大きく、ni がシリコンより何十桁も小さいからです。数百℃でも熱でできるキャリアが不純物によるキャリアに追いつかず、真性化しにくいため、高温でもリーク電流が小さく、デバイスとして動作できます。

関連する用語

真性キャリア密度 バンドギャップ 有効質量 フェルミ準位 ドナー ワイドバンドギャップ半導体

関連する図解

関連する比較

半導体の計算ツール

ダイ数・歩留まり計算ツールウエハ径・チップサイズ・欠陥密度から、ダイ数・歩留まり・良品1個のコストを計算露光の解像度・焦点深度の計算波長・NA・k1から、解像できる線幅と焦点深度、必要なパターン分割の回数を計算セットアップ・ホールドのタイミング計算クロック周期と遅延から、セットアップ・ホールドの余裕(スラック)と最大周波数を計算MOSFETの電流-電圧特性(ID–VDS)しきい値電圧やW/Lを変えて、ID–VDS特性と動作点(領域・ID・gm・ro)を確かめる問題セットを作る分野と問題数を選ぶだけで、授業や研修で配れるクイズのURLを発行接合温度(Tj)と熱抵抗の計算消費電力と熱抵抗から、チップの接合温度、最大接合温度までの余裕、使える最大電力を計算メモリ帯域幅の計算転送レートとバス幅から、DDR・LPDDR・GDDR・HBMのピーク帯域と実効帯域の目安を計算ADコンバータのSN比と有効ビット数(ENOB)分解能、クロックジッタ、オーバーサンプリングから、ADコンバータのSN比と有効ビット数を計算アムダールの法則と並列化の速度向上並列化できる割合とプロセッサ数から、アムダールの法則とグスタフソンの法則で速度向上率と並列効率を計算キャッシュのアドレス分割と平均メモリアクセス時間容量・ラインサイズ・連想度から、タグ・インデックス・オフセットのビット数と平均メモリアクセス時間を計算CMOS回路の消費電力(動的電力と静的電力)活動率・容量・電圧・周波数とリーク電流から、動的電力と静的電力、DVFSで電圧と周波数を下げたときの電力を計算PN接合の内蔵電位と空乏層幅不純物濃度と逆バイアス電圧から、PN接合の内蔵電位、空乏層幅、最大電界、接合容量を計算熱酸化の膜厚(Deal-Groveモデル)温度・時間・ドライ/ウェット・面方位から、Deal-Groveモデルでシリコン酸化膜の厚さと消費されるシリコンを計算LSIの配線のRC遅延配線の金属・幅・厚さ・間隔・比誘電率・長さから、配線の抵抗と容量、分布RC線路の遅延とドライバを含めた遅延を計算位相雑音からRMSジッタへの換算位相雑音のプロファイル(dBc/Hz)を積分して、クロックのRMS位相誤差とRMSジッタを計算PDNの目標インピーダンスとデカップリングコンデンサ電源電圧・許容リップル・電流の変化から目標インピーダンスを求め、デカップリングコンデンサの自己共振周波数と効く周波数範囲を計算シリコンの抵抗率と不純物濃度の換算シリコンの抵抗率と不純物濃度(n型・p型)を相互に換算し、移動度も表示バンドギャップと発光波長の換算バンドギャップ(eV)と発光波長(nm)を相互に換算。Si・GaAs・GaNなど代表的な材料のプリセットつきMOSFETのしきい値電圧酸化膜厚・基板濃度・ゲート材料・固定電荷・基板バイアスから、MOSFETのしきい値電圧を計算