La tension de seuil est la somme de trois termes : la tension de bandes plates, le potentiel 2φF nécessaire à la forte inversion de la surface et la tension qui équilibre la charge de la zone de déplétion. Modifiez l’épaisseur d’oxyde ou le dopage du substrat et voyez en chiffres de combien chaque terme varie.
Vos valeurs sont enregistrées dans l'URL de cette page : un favori ou un lien partagé rouvre le même calcul. Les favoris et les calculateurs utilisés récemment sont enregistrés uniquement dans ce navigateur (localStorage).
Résultats
Tension de seuil Vth
–
Tension de bandes plates VFB
–
Différence de travaux de sortie φms
–
Potentiel de Fermi φF
–
Terme de charge de déplétion ±Qd/Cox
–
Capacité d’oxyde Cox
–
Largeur de déplétion maximale Wdmax
–
Coefficient d’effet de substrat γ
–
Calcul pour un canal long avec un dopage de substrat uniforme à 300 K, un isolant de grille en SiO₂ (permittivité relative 3,9) et un substrat en silicium (permittivité relative 11,7, affinité électronique 4,05 eV, bande interdite 1,12 eV, ni 1,0×10¹⁰ cm⁻³). Le travail de sortie du polysilicium n⁺ est pris égal au bord de la bande de conduction (4,05 eV) et celui du polysilicium p⁺ au bord de la bande de valence (5,17 eV). La déplétion de la grille en polysilicium, les effets quantiques, les effets de canal court et le profil de dopage dû à l’implantation de canal ne sont pas pris en compte.
Voir sous forme de graphique
Les autres entrées gardent leur valeur actuelle tandis que l'entrée choisie varie de 1/4 à 4 fois sa valeur actuelle. Le point rouge est la valeur actuelle.
Expression de la tension de seuil
Pour un nMOS, on prend comme condition de seuil la forte inversion : le potentiel de surface est courbé de 2φF et la concentration d’électrons en surface égale la concentration de trous du substrat. On a alors Vth = VFB + 2φF + √(2qεsNA(2φF + VSB))/Cox, où φF = (kT/q)ln(NA/ni) est le potentiel de Fermi et Cox = εox/tox la capacité d’oxyde par unité de surface. La tension de bandes plates VFB = φms − Qf/Cox dépend de la différence de travaux de sortie φms entre grille et substrat et des charges fixes Qf dans l’oxyde. Pour un pMOS, les signes s’inversent : Vth = VFB + 2φF − √(2qεsND(2|φF| + |VSB|))/Cox (φF < 0).
Hypothèses
On considère un canal long et un dopage du substrat uniforme sous la grille. Dans les transistors réels, on ajuste la tension de seuil par une implantation ionique limitée à la surface du canal (implantation de canal), si bien que le dopage varie en profondeur. Par ailleurs, pour de faibles longueurs de grille, le champ du drain abaisse Vth par les effets de canal court et le DIBL. Pour des oxydes de quelques nm ou moins, la déplétion de la grille en polysilicium et les effets quantiques dans la couche d’inversion font paraître l’épaisseur d’oxyde effective plus grande. Les valeurs de cet outil sont des ordres de grandeur de manuel pour voir dans quel sens et de combien chaque paramètre déplace Vth.
Exemple de calcul
Avec les valeurs par défaut (nMOS, grille en polysilicium n⁺, tox = 5 nm, NA = 5×10¹⁷ cm⁻³ et Qf/q = 10¹⁰ cm⁻²), Cox ≈ 0,691 µF/cm², φF ≈ 0,458 V, φms ≈ −1,018 V, VFB ≈ −1,021 V et le terme de charge de déplétion ≈ 0,565 V, d’où Vth ≈ −1,021 + 0,917 + 0,565 ≈ 0,461 V. Si l’on épaissit l’oxyde à 10 nm, le terme de déplétion double pour atteindre environ 1,129 V et Vth monte à environ 1,02 V. Avec un dopage du substrat de 10¹⁸ cm⁻³, Vth ≈ 0,728 V, et avec une polarisation du substrat de 1 V, Vth ≈ 0,713 V. Avec une grille en polysilicium p⁺, φms augmente de 1,12 V et Vth ≈ 1,58 V. C’est pourquoi, en CMOS, on utilise du polysilicium n⁺ pour le nMOS et p⁺ pour le pMOS : les deux tensions de seuil restent ainsi faibles et comparables en valeur absolue.
Valeurs utilisées et type de sources
Les permittivités relatives du silicium et du SiO₂ (11,7 et 3,9), l’affinité électronique du silicium (4,05 eV), sa bande interdite (1,12 eV) et sa concentration intrinsèque de porteurs (1,0×10¹⁰ cm⁻³) sont des valeurs physiques représentatives utilisées dans les manuels sur les composants à semi-conducteurs. La valeur par défaut de 10¹⁰ cm⁻² pour les charges fixes est l’ordre de grandeur souvent cité pour un oxyde thermique de bonne qualité. Le travail de sortie d’une grille métallique dépend du matériau, de l’orientation cristalline et des couches sous-jacentes : saisissez la valeur de votre propre documentation.
Avec un substrat plus dopé, la charge des accepteurs contenus dans la zone de déplétion avant l’inversion de surface est plus grande et le potentiel de Fermi φF augmente aussi ; il faut donc une tension de grille plus élevée. La tension de seuil augmente. L’ajustement de Vth par implantation ionique dans le canal exploite cette propriété. Cependant, un fort dopage réduit la mobilité et accroît la dispersion (fluctuation du nombre de dopants) ; dans les FinFET et GAA, le canal est donc quasiment non dopé et Vth est fixée par le travail de sortie.
Épaissir l’isolant de grille réduit Cox, et la tension de grille nécessaire pour supporter la même charge de déplétion augmente ; l’amplitude de la tension de seuil augmente donc (le troisième terme de Vth = VFB + 2φF + Qd/Cox croît). Au sein d’une même puce, on utilise des transistors à film mince pour le cœur et à film épais pour les entrées/sorties en 1.8 V ou 3.3 V (double oxyde de grille). Les transistors à film épais tiennent des tensions plus élevées mais sont plus lents et ont un Vth plus élevé.
Une polarisation inverse entre source et substrat élargit la zone de déplétion sous la grille et augmente sa charge, ce qui exige une tension de grille plus élevée pour la compenser. La tension de seuil augmente donc (effet de substrat, body effect). Dans des transistors en série, le potentiel de source du transistor supérieur s’élève, ce qui augmente son Vth par cet effet et le ralentit. À l’inverse, certaines techniques exploitent cette propriété pour ajuster Vth par la tension de substrat et réduire les fuites.
ALa tension de grille à laquelle le canal entre en forte inversion
BLa tension de grille à laquelle l’isolant de grille claque
CLa tension de grille à laquelle les bandes ne sont pas courbées (sont plates) à la surface du semi-conducteur
Afficher la réponse et l'explication
Réponse : C. La tension de grille à laquelle les bandes ne sont pas courbées (sont plates) à la surface du semi-conducteur
La tension de bandes plates VFB est la tension de grille à laquelle les bandes à la surface du semi-conducteur ne sont pas courbées ; elle vaut VFB = φms − Qox/Cox (différence de travaux de sortie et charges de l’isolant et de l’interface). La tension de seuil s’obtient en ajoutant à VFB le terme 2φF nécessaire à l’inversion et la tension due à la charge de déplétion. Le décalage de VFB mesuré par C-V permet d’évaluer les charges et contaminations de l’isolant (ions Na, etc.), ce qui en fait un indicateur important de maîtrise des procédés.
Questions fréquentes
Que devient la tension de seuil quand on amincit l’oxyde de grille ?
Pour un nMOS, le terme de charge de déplétion Qd/Cox diminue proportionnellement à tox, donc Vth baisse. Avec les valeurs par défaut, passer tox de 5 nm à 2,5 nm fait passer Vth d’environ 0,461 V à environ 0,179 V. C’est pourquoi, lorsqu’on amincit l’oxyde avec la miniaturisation, on réajuste Vth en augmentant le dopage du substrat ou en modifiant le travail de sortie de la grille.
Pourquoi la tension de seuil augmente-t-elle avec la polarisation du substrat ?
Polariser le substrat en inverse par rapport à la source élargit la zone de déplétion, et la grille doit équilibrer une charge de déplétion plus importante. La variation vaut ΔVth = γ(√(2φF + VSB) − √(2φF)) ; avec les valeurs par défaut (γ ≈ 0,59 V^½), Vth augmente d’environ 0,25 V pour VSB = 1 V. C’est ce qu’on appelle l’effet de substrat (body effect).
Peut-on l’utiliser pour des transistors high-k/grille métallique ?
Oui, comme ordre de grandeur. Saisissez l’EOT (épaisseur d’oxyde équivalente rapportée au SiO₂) comme épaisseur d’oxyde, choisissez « Métal » pour la grille et saisissez le travail de sortie effectif. Toutefois, les charges dans la couche high-k et les dipôles d’interface décalent la tension de seuil, et les transistors miniaturisés réels ont des structures tridimensionnelles FinFET ou GAA : les valeurs s’écartent donc de cette formule.
