日本語
メニュー

MOSFETの電流-電圧特性(ID–VDS)

nチャネルMOSFETのドレイン電流を、長チャネルの2乗則にチャネル長変調を加えたモデルで計算し、ID–VDS特性の曲線群として描きます。VGSとVDSで決まる動作点が、遮断・線形・飽和のどの領域にあるか、そのときのドレイン電流や小信号パラメータもすぐに分かります。

パラメータ

動作点

動作領域
–
ドレイン電流 ID
–
飽和電圧 VDS,sat = VGS − Vth
–
相互コンダクタンス gm
–
出力抵抗 ro
–

太い線が入力したVGSの曲線、細い線はそれより低いVGSの曲線です。破線は線形領域と飽和領域の境界(VDS = VGS − Vth)です。しきい値以下の小さな電流(サブスレッショルド電流)や、短チャネル効果による速度飽和は含めていません。

2乗則モデル

長チャネルのnMOSFETでは、VGSがしきい値電圧Vthを超えるとチャネルができて電流が流れます。VDSが小さい線形(三極管)領域では ID = µnCox(W/L)[(VGS − Vth)VDS − VDS²/2] で、VDSに比例する抵抗のように振る舞います。VDSがオーバードライブ電圧 VGS − Vth を超えるとドレイン端でチャネルがピンチオフし、飽和領域では ID = (1/2)µnCox(W/L)(VGS − Vth)² と、VDSにほとんどよらない電流になります。

チャネル長変調と出力抵抗

実際には、飽和領域でもVDSを上げるとピンチオフ点がソース側へ動き、実効的なチャネル長が短くなるため、電流がわずかに増えます。これをチャネル長変調と呼び、ID に (1 + λVDS) を掛けて表します。この傾きから小信号の出力抵抗は ro ≈ 1/(λID) となり、増幅回路の利得 gm·ro を決めます。チャネル長が短いほどλは大きく、roは小さくなるので、アナログ回路では長めのチャネルを使うことがよくあります。

相互コンダクタンスの求め方

飽和領域でのゲート電圧に対する電流の変化率 gm は、gm = µnCox(W/L)(VGS − Vth) = 2ID/(VGS − Vth) です。同じ電流でもオーバードライブ電圧を小さくするとgmは大きくなりますが、そのぶん素子を大きく(W/Lを大きく)する必要があり、動作できる電圧の余裕も変わります。例えば既定値の Vth = 0.5 V、µnCox = 200 µA/V²、W/L = 10、λ = 0.05 /V、VGS = 1.5 V、VDS = 1.2 V では、ID ≈ 1.06 mA、gm ≈ 2.1 mS、ro ≈ 19 kΩ で、gm·ro は約40です。

モデルの限界

2乗則は長チャネルの素子を前提にした近似です。最先端の短チャネルの素子では、強い電界でキャリアの速度が飽和するため、電流は (VGS − Vth) の2乗より1乗に近い依存になります。また、しきい値以下でも電流はゼロではなく、ゲート電圧に対して指数関数的に変化するサブスレッショルド電流が流れ、室温では電流を1桁変えるのに少なくとも約60 mVが必要です。回路設計では、こうした効果を含むBSIMなどの詳しいモデルでシミュレーションします。

MOSFETの問題を解く

長チャネルのMOSFETが飽和領域で動作しているとき、ドレイン電流IDはおよそ何に比例するか。(VGS:ゲート-ソース間電圧、Vth:しきい値電圧)

  1. A(VGS − Vth)の2乗
  2. BVGS − Vth
  3. CVGSの逆数
答えと解説を見る

正解：A. (VGS − Vth)の2乗

長チャネルMOSFETの飽和領域では ID = (1/2)μCox(W/L)(VGS − Vth)² で、ドレイン電流は(VGS − Vth)の2乗に比例します(2乗則)。VGS − Vth はオーバードライブ電圧と呼ばれ、アナログ設計の基本パラメータです。短チャネルでは速度飽和によって1乗に近づき、さらに移動度の劣化や寄生抵抗の影響でずれるため、実際の設計ではBSIMなどの精密なモデルを使います。

ドレイン-ソース間電圧VDSが十分小さい線形領域でのMOSFETの振る舞いとして正しいものはどれか。

  1. Aゲート電圧によって抵抗値が変わる可変抵抗のように振る舞う
  2. BVDSによらず一定の電流を流す定電流源のように振る舞う
  3. C一方向にしか電流を流さないダイオードのように振る舞う
答えと解説を見る

正解：A. ゲート電圧によって抵抗値が変わる可変抵抗のように振る舞う

線形領域ではドレイン電流がVDSにほぼ比例し、その傾き(コンダクタンス)μCox(W/L)(VGS − Vth)がゲート電圧で変わるため、ゲート電圧で制御できる可変抵抗のように振る舞います。スイッチのオン状態はこの領域で、オン抵抗はゲート電圧を高くするほど小さくなります。この性質はアナログスイッチや可変利得回路にも使われます。VDSが VGS − Vth を超えると飽和領域になります。

長チャネルのnMOSFETが飽和領域で動作する条件として正しいものはどれか。(VGS > Vth とする)

  1. AVDS = 0
  2. BVDS < VGS − Vth
  3. CVDS ≥ VGS − Vth
答えと解説を見る

正解：C. VDS ≥ VGS − Vth

VGS > Vth でチャネルがあるとき、VDS ≥ VGS − Vth になると、ドレイン端のゲート-チャネル間電圧がVthを下回ってチャネルがピンチオフし、ドレイン電流はVDSにほとんど依存しなくなります。これが飽和領域です。増幅回路はこの領域で使い、最低限必要なVDS(= VGS − Vth)が出力の振れ幅の下限になります。短チャネルでは速度飽和のため、より低いVDSで電流が飽和します。

飽和領域にあるMOSFETの小信号の出力抵抗roを、チャネル長変調係数λとドレイン電流IDで表した式として適切なものはどれか。

  1. Aro ≈ 1 / (λ × ID)
  2. Bro ≈ ID / λ
  3. Cro ≈ λ × ID
答えと解説を見る

正解：A. ro ≈ 1 / (λ × ID)

チャネル長変調を考えると、飽和領域のドレイン電流は ID(1 + λVDS) の形でVDSとともにわずかに増え、この傾きの逆数が出力抵抗 ro ≈ 1/(λID) です。λはチャネル長にほぼ反比例するため、Lを2倍にするとroも約2倍になります。トランジスタ単体の最大電圧利得は gm·ro で、微細なトランジスタでは10〜20倍程度しかないため、カスコードや多段構成で利得を確保します。

よくある質問

MOSFETが飽和領域で動作する条件は?

nMOSFETでは、VGS > Vth でチャネルができ、さらに VDS ≥ VGS − Vth であれば飽和領域です。VDSがそれより小さいと線形(三極管)領域になります。

MOSFETの飽和領域とバイポーラトランジスタの飽和領域は同じ意味ですか?

違います。MOSFETの飽和領域は電流がVDSにほとんどよらない領域で、増幅に使います。バイポーラトランジスタの飽和はスイッチとして完全にオンした状態で、MOSFETではむしろ線形領域に近い状態です。

出力抵抗roはどう計算しますか?

飽和領域では、チャネル長変調係数λとドレイン電流IDを使って ro ≈ 1/(λID) で見積もります。例えば λ = 0.05 /V、ID = 1 mA なら ro は約20 kΩです。

関連する用語

しきい値電圧 飽和領域 遮断領域 チャネル長変調 移動度 相互コンダクタンス

半導体の計算ツール

ダイ数・歩留まり計算ツールウエハ径・チップサイズ・欠陥密度から、ダイ数・歩留まり・良品1個のコストを計算露光の解像度・焦点深度の計算波長・NA・k1から、解像できる線幅と焦点深度、必要なパターン分割の回数を計算セットアップ・ホールドのタイミング計算クロック周期と遅延から、セットアップ・ホールドの余裕(スラック)と最大周波数を計算問題セットを作る分野と問題数を選ぶだけで、授業や研修で配れるクイズのURLを発行接合温度(Tj)と熱抵抗の計算消費電力と熱抵抗から、チップの接合温度、最大接合温度までの余裕、使える最大電力を計算メモリ帯域幅の計算転送レートとバス幅から、DDR・LPDDR・GDDR・HBMのピーク帯域と実効帯域の目安を計算ADコンバータのSN比と有効ビット数(ENOB)分解能、クロックジッタ、オーバーサンプリングから、ADコンバータのSN比と有効ビット数を計算アムダールの法則と並列化の速度向上並列化できる割合とプロセッサ数から、アムダールの法則とグスタフソンの法則で速度向上率と並列効率を計算キャッシュのアドレス分割と平均メモリアクセス時間容量・ラインサイズ・連想度から、タグ・インデックス・オフセットのビット数と平均メモリアクセス時間を計算CMOS回路の消費電力(動的電力と静的電力)活動率・容量・電圧・周波数とリーク電流から、動的電力と静的電力、DVFSで電圧と周波数を下げたときの電力を計算PN接合の内蔵電位と空乏層幅不純物濃度と逆バイアス電圧から、PN接合の内蔵電位、空乏層幅、最大電界、接合容量を計算熱酸化の膜厚(Deal-Groveモデル)温度・時間・ドライ/ウェット・面方位から、Deal-Groveモデルでシリコン酸化膜の厚さと消費されるシリコンを計算LSIの配線のRC遅延配線の金属・幅・厚さ・間隔・比誘電率・長さから、配線の抵抗と容量、分布RC線路の遅延とドライバを含めた遅延を計算位相雑音からRMSジッタへの換算位相雑音のプロファイル(dBc/Hz)を積分して、クロックのRMS位相誤差とRMSジッタを計算PDNの目標インピーダンスとデカップリングコンデンサ電源電圧・許容リップル・電流の変化から目標インピーダンスを求め、デカップリングコンデンサの自己共振周波数と効く周波数範囲を計算