ADコンバータのSN比と有効ビット数(ENOB)

分解能、クロックジッタ、入力周波数を入れると、量子化雑音とサンプリングクロックのジッタのそれぞれで決まるSN比と、両方を合わせたSN比、有効ビット数(ENOB)を計算します。データシートのSINADを入れれば、そこから求めたENOBも表示します。

条件

結果

1 LSBの電圧
–
量子化で決まるSN比
–
ジッタで決まるSN比
–
合計のSN比
–
有効ビット数 (ENOB)
–
SINAD から求めた ENOB
–

フルスケールの正弦波を入力したときの理想的な値で、量子化雑音とジッタによる雑音は電力として足し合わせています。オーバーサンプリングの利得は、ノイズシェーピングを使わない場合の 10·log10(OSR) dB です。実際のADコンバータでは、熱雑音やひずみなどでSN比はさらに下がります。

6.02N + 1.76 dB の由来

理想的なNビットのADコンバータでは、量子化誤差は ±1/2 LSB の範囲に一様に分布するとみなせ、その雑音の実効値は LSB/√12 です。一方、フルスケールいっぱいの正弦波は振幅がフルスケールの半分なので、実効値は (2^N × LSB ÷ 2)/√2 です。この比をdBで表すと SNR = 20·log10(2^N) + 20·log10(√1.5) = 6.02N + 1.76 dB になります。既定値の12ビット、フルスケール2 Vでは、1 LSB(フルスケール ÷ 2^N)は約0.488 mV、SN比は約74.0 dBです。入力がフルスケールより小さければ、そのぶんSN比も下がります。

高い周波数ではジッタが効く

サンプリングのタイミングがクロックジッタσだけずれると、入力信号の傾きが急なほど、取り込む電圧の誤差も大きくなります。周波数finのフルスケールの正弦波では、ジッタだけで決まるSN比は SNR = −20·log10(2π × fin × σ) です。入力周波数かジッタが10倍になるごとに、このSN比は20 dB下がります。既定値の10 MHz、1 ps rmsでは約84.0 dBで、量子化の74.0 dBと雑音電力を足し合わせると約73.6 dB、ENOBは約11.93ビットです。100 MHzではジッタだけで約64.0 dBとなり、12ビットの理想値を下回ります。

オーバーサンプリングで分解能を稼ぐ

量子化雑音が入力と無関係な白色雑音とみなせる場合、その電力は0からサンプリング周波数の半分までの帯域に一様に広がります。必要な信号帯域より高い周波数でサンプリングし、デジタルフィルタで帯域外の雑音を取り除くと、帯域内に残る雑音が減ります。この利得は 10·log10(OSR) dB で、オーバーサンプリング比(OSR)を4倍にするごとに約6 dB、つまり約1ビット分よくなります。ただしノイズシェーピングを使わない単純な方法では、4ビット稼ぐのにOSRが256倍も必要です。ΔΣ型のADコンバータは、雑音を帯域外へ押しやるノイズシェーピングで、はるかに小さいOSRで高い分解能を実現します。

データシートのSINADとENOBの読み方

データシートには、雑音だけを含むSNRのほかに、高調波ひずみも含めたSINAD(信号対雑音・ひずみ比)が載っています。有効ビット数は ENOB = (SINAD − 1.76) ÷ 6.02 で求められ、理想的なADコンバータの何ビット分に相当するかを表します。例えばSINADが70 dBならENOBは約11.34ビットです。SINADやENOBは、測定したときの入力周波数や振幅、サンプリング周波数によって変わり、入力周波数が高くなるとジッタやひずみのために下がるのが普通です。使いたい周波数での値や、周波数に対するグラフを確かめることが大切です。

AD/DA変換の問題を解く

理想的なNビットADコンバータの、量子化雑音によって決まる信号対雑音比(SNR)の近似式はどれか。(フルスケールの正弦波入力の場合)

  1. A6.02N + 1.76 dB
  2. B3N dB
  3. C20N dB
答えと解説を見る

正解:A. 6.02N + 1.76 dB

理想的なADCのSNRは 6.02N + 1.76 dB で、1ビット増えるごとに約6 dB改善します。12ビットで約74 dB、16ビットで約98 dBです。量子化雑音の実効値 LSB/√12 とフルスケール正弦波の実効値の比から導かれます。実際のADCでは熱雑音、ひずみ、クロックジッタが加わってこれより低くなるため、測定値から逆算した有効ビット数(ENOB)で実力を比べます。

理想的なADコンバータにおける量子化誤差の最大値はどれか。(LSB:最下位ビット1つ分に相当する電圧)

  1. A±2 LSB
  2. B±1 LSB
  3. C±1/2 LSB
答えと解説を見る

正解:C. ±1/2 LSB

連続した値を1 LSB幅の段階に丸めるため、変換には必ず誤差が生じ、理想的なADCでは最大±1/2 LSBです。入力が十分に変化する場合、この誤差は ±1/2 LSB の範囲に一様に分布する雑音とみなせ、実効値は LSB/√12 になります。これが理想ADCのSNR(6.02N + 1.76 dB)の根拠です。ビット数を増やすと1 LSBが小さくなり、量子化誤差も小さくなります。

ノイズシェーピングを行わない単純なオーバーサンプリングで、サンプリング周波数を4倍にしたときに得られる量子化雑音の改善量はどれか。

  1. A改善しない
  2. B約6 dB(約1ビット分)
  3. C約24 dB(約4ビット分)
答えと解説を見る

正解:B. 約6 dB(約1ビット分)

量子化雑音の総量は一定で、サンプリング周波数を上げると雑音がより広い周波数範囲に薄く広がります。信号帯域内の雑音は 10 log₁₀(4) ≈ 6 dB減り、約1ビット分の改善です。つまり単純なオーバーサンプリングでは、1ビット増やすのに4倍、2ビットで16倍の速度が必要になり、効率が悪いのが難点です。ΔΣ型はノイズシェーピングを組み合わせて、はるかに大きな改善を得ています。

16ビットのADコンバータで、SINAD(信号対雑音・ひずみ比)が74 dBと規定されている。有効ビット数(ENOB)はおよそいくらか。

  1. A約12ビット
  2. B16ビット
  3. C約14ビット
答えと解説を見る

正解:A. 約12ビット

理想的なNビットのADCのSN比は量子化雑音だけで決まり、6.02N + 1.76 dB です。これを逆に使って、ENOB = (SINAD − 1.76)/6.02 = (74 − 1.76)/6.02 ≈ 12.0ビット と求めます。16ビットの出力をもっていても、雑音やひずみのため、実質的には理想的な12ビットのADC相当の性能であることを意味します。SINADは入力信号の周波数や振幅によって変わるので、使う条件に近い周波数での値やグラフを確認します。分解能と実際の精度は別物です。

よくある質問

12ビットのADコンバータの理想的なSN比はいくつですか?

6.02 × 12 + 1.76 ≈ 74.0 dB です。フルスケールの正弦波を入力し、量子化雑音だけを考えたときの理論上の上限で、実際の製品では熱雑音やひずみ、ジッタのためにこれより低くなります。

SINADが74 dBのとき、ENOBはいくつですか?

(74 − 1.76) ÷ 6.02 ≈ 12.0ビットです。分解能が16ビットのADコンバータでも、SINADが74 dBなら、実際の性能は約12ビット相当ということになります。

オーバーサンプリング比を4倍にすると何ビット改善しますか?

ノイズシェーピングを使わない単純なオーバーサンプリングでは、帯域内の量子化雑音が約6 dB減り、約1ビット分の改善になります。2ビット改善するには16倍のオーバーサンプリング比が必要です。

関連する用語

量子化誤差 ENOB(有効ビット数) ジッタ オーバーサンプリング サンプリング定理

半導体の計算ツール

ダイ数・歩留まり計算ツールウエハ径・チップサイズ・欠陥密度から、ダイ数・歩留まり・良品1個のコストを計算露光の解像度・焦点深度の計算波長・NA・k1から、解像できる線幅と焦点深度、必要なパターン分割の回数を計算セットアップ・ホールドのタイミング計算クロック周期と遅延から、セットアップ・ホールドの余裕(スラック)と最大周波数を計算MOSFETの電流-電圧特性(ID–VDS)しきい値電圧やW/Lを変えて、ID–VDS特性と動作点(領域・ID・gm・ro)を確かめる問題セットを作る分野と問題数を選ぶだけで、授業や研修で配れるクイズのURLを発行接合温度(Tj)と熱抵抗の計算消費電力と熱抵抗から、チップの接合温度、最大接合温度までの余裕、使える最大電力を計算メモリ帯域幅の計算転送レートとバス幅から、DDR・LPDDR・GDDR・HBMのピーク帯域と実効帯域の目安を計算アムダールの法則と並列化の速度向上並列化できる割合とプロセッサ数から、アムダールの法則とグスタフソンの法則で速度向上率と並列効率を計算キャッシュのアドレス分割と平均メモリアクセス時間容量・ラインサイズ・連想度から、タグ・インデックス・オフセットのビット数と平均メモリアクセス時間を計算CMOS回路の消費電力(動的電力と静的電力)活動率・容量・電圧・周波数とリーク電流から、動的電力と静的電力、DVFSで電圧と周波数を下げたときの電力を計算PN接合の内蔵電位と空乏層幅不純物濃度と逆バイアス電圧から、PN接合の内蔵電位、空乏層幅、最大電界、接合容量を計算熱酸化の膜厚(Deal-Groveモデル)温度・時間・ドライ/ウェット・面方位から、Deal-Groveモデルでシリコン酸化膜の厚さと消費されるシリコンを計算LSIの配線のRC遅延配線の金属・幅・厚さ・間隔・比誘電率・長さから、配線の抵抗と容量、分布RC線路の遅延とドライバを含めた遅延を計算位相雑音からRMSジッタへの換算位相雑音のプロファイル(dBc/Hz)を積分して、クロックのRMS位相誤差とRMSジッタを計算PDNの目標インピーダンスとデカップリングコンデンサ電源電圧・許容リップル・電流の変化から目標インピーダンスを求め、デカップリングコンデンサの自己共振周波数と効く周波数範囲を計算