クロックや発振器のデータシートにある位相雑音の値を入れると、指定した周波数範囲で積分して、RMSの位相のゆらぎと時間のゆらぎ(ジッタ)を計算します。どのオフセット周波数の雑音がジッタを決めているのかや、積分範囲や搬送波の周波数でジッタがどう変わるかを確かめられます。
積分範囲の上限は、下限より大きくしてください。
横軸は対数目盛です。青い線が積分範囲の中の位相雑音、細い破線が範囲の外の部分と、積分範囲の下限と上限です。
| 区間(オフセット周波数) | φ² への寄与 |
|---|---|
| 1 kHz – 10 kHz | – |
| 10 kHz – 100 kHz | – |
| 100 kHz – 1 MHz | – |
| 1 MHz – 10 MHz | – |
| 10 MHz – 20 MHz | – |
| 点の範囲の外(端の値で延長) | – |
位相雑音は片側のスペクトル L(f) とし、点と点の間は dB の値が log f に比例して変わる(雑音の電力が f のべき乗で変わる)とみなして、区間ごとに式で積分しています。積分した値をAとして、RMS位相誤差 φ = √(2A) rad、RMSジッタ = φ/(2π·f0) です。1 kHzより下と20 MHzより上は、端の点の値のまま平らに続くとしています。スプリアス(特定の周波数に立つ不要な信号)は含めていません。
ほかの入力は今の値のまま、選んだ入力だけを今の値の1/4〜4倍の範囲で変えたときの結果です。赤い点が今の値です。
位相雑音 L(f) は、搬送波からオフセット周波数 f だけ離れた所の1 Hzあたりの雑音電力を、搬送波の電力との比で表したもので、単位は dBc/Hz です。これを決めた範囲で積分した値をAとすると、両側の側波帯を合わせた位相のゆらぎのRMS値は φ = √(2A) ラジアンです。1周期 1/f0 が 2π ラジアンにあたるので、時間に直したRMSジッタは φ/(2π·f0) になります。既定値の100 MHzのクロックでは、A = −73.4 dBc、φ = 0.301 mrad で、ジッタは約479 fsです。
点の間の位相雑音を対数の周波数軸の上で直線とみなすと、各区間の雑音の電力は f のべき乗になり、積分を式で求められます。傾きが −10 dB/dec(1/f)の区間だけは積分が対数になり、どの10倍の範囲(1デケード)も同じ大きさだけ寄与します。−10 dB/decより急に下がる区間では低い周波数側が、ゆるやかな区間や平らな区間では高い周波数側が積分の大部分を決めます。既定値では、12 kHz〜100 kHzの区間が φ² の約46.8%、100 kHz〜1 MHzが約30.2%を占めています。
ジッタの値は積分範囲によって大きく変わるため、データシートでは範囲を必ず添えて示します。12 kHz〜20 MHzは光通信のSONETの規格に由来する範囲で、クロックの比較によく使われます。既定値で下限を1 kHzに広げると、ジッタは約596 fsに増えます。また、同じ位相雑音のままf0を2倍にすると、ジッタは半分の約240 fsになります。逆に、PLLで周波数をN倍にすると、位相雑音は理想的には 20·log₁₀N dB 上がるので、時間で表したジッタは変わりません。
ADコンバータでは、サンプリングの時刻がずれると、その間の信号の変化分が誤差になり、ジッタ tj で決まるSNRの上限は −20·log₁₀(2π·fin·tj) です。既定値の約479 fsでは、100 MHzの入力に対して上限は約70.4 dBです。高速シリアル通信では、ジッタがアイパターンの横の開きを狭めます。ただし、ここで求めるRMSジッタはランダムな成分の大きさを表す値です。ビット誤り率を見積もるときはピークの値への換算が必要で、スプリアスによる確定的なジッタも別に考える必要があります。
正解：C. 信号の変化が速いほど、サンプリング時刻のわずかなずれが大きな電圧誤差になるため
サンプリング時刻がΔtずれると、その間の信号の変化分が誤差になります。正弦波の傾きは周波数に比例するため、ジッタで決まるSNRの上限は SNR = −20 log₁₀(2πf·tj) です。例えば100 MHzの信号で70 dBを得るには、ジッタを約0.5 ps以下にする必要があります。そのため高速・高分解能のADCや無線の受信機では、位相雑音の小さいクロック源の設計が性能を左右します。
正解：A. PLL(位相同期回路)
PLLは、位相比較器、ループフィルタ、電圧制御発振器(VCO)、分周器で構成され、VCOの出力を分周した信号と基準クロックの位相が一致するように制御します。分周比をNにすると基準のN倍の周波数が得られ、例えば25 MHzの水晶から数GHzのCPUクロックを作れます。小数分周(フラクショナルN)で細かい周波数も合成でき、無線の局部発振器や、高速シリアル通信のクロック再生にも使われます。
正解：C. ホールドは同じクロックエッジどうしで比べるので、エッジの時刻のゆらぎが送り側と受け側に同じように効いて打ち消し合うから
周期ジッタは、あるエッジと次のエッジの間隔がゆらぐことです。セットアップは送り出したエッジと次のエッジの間隔で判定するので、周期 1.0 ns に ±30 ps のジッタがあれば、使える時間が最悪 0.97 ns に減ります。ホールドは同じエッジで送り出しと取り込みを比べるため、そのエッジが早くても遅くても両方が一緒に動き、ジッタの影響はほぼ打ち消されます。ただしクロックツリーができる前のスキューの見込みは、ホールド用の不確かさにも入れます。
すべてのオフセット周波数で10 dB下がると、積分した値Aは1/10になり、位相誤差とジッタは1/√10、約0.316倍になります。一部の区間だけが良くなった場合は、その区間が φ² に占める割合に応じて減るので、寄与の大きい区間から改善するのが効果的です。
クロックを使う回路が影響を受ける範囲で決めます。下限より低い周波数のゆっくりした位相の変化は、受信側のPLLやCDRが追従して取り除けることが多く、上限は信号の帯域や後段のフィルタで決まります。通信の規格では範囲が決められていることが多く、異なる範囲で示されたジッタどうしは直接比べられません。
違います。位相雑音から求めるのは、理想的なクロックに対する各エッジの時刻のずれ(位相ジッタ)のRMS値です。周期ジッタは1周期の長さのばらつき、サイクル間ジッタは隣り合う周期の長さの差で、タイミング解析ではこちらが使われることが多いです。同じクロックでも値が異なるため、どの定義かを確かめる必要があります。