欠陥密度が同じ条件で、チップ面積を大きくすると歩留まりは一般にどうなるか。
- A低下する
- B向上する
- C変化しない
ダイ数・歩留まり計算ツール
ウエハ径・チップサイズ・欠陥密度を入れると、ウエハ1枚から取れるダイの数、歩留まり、良品1個あたりのコストをその場で計算します。チップを大きくするとコストがどれだけ上がるかを確かめてみてください。
結果
- チップ面積
- –
- 1枚あたりのダイ数(格子で数えた値)
- –
- 経験式による概算
- –
| 歩留まりモデル | 歩留まり | 良品ダイ数 | 良品1個あたりのコスト |
|---|---|---|---|
| ポアソン | – | – | – |
| マーフィー | – | – | – |
| 負の二項 | – | – | – |
ウエハマップ(欠陥をランダムに置いた例)
良品 不良 · この例の良品数: –
欠陥密度どおりの数の欠陥を一様にばらまき、欠陥が1つでも乗ったダイを不良としています(ポアソンモデルと同じ仮定)。実際の欠陥は集中して起きるため、歩留まりはこれより高めになるのが普通です。
グラフで見る
ほかの入力は今の値のまま、選んだ入力だけを今の値の1/4〜4倍の範囲で変えたときの結果です。赤い点が今の値です。
1枚あたりのダイ数の数え方
ダイはウエハ上に格子状に並び、隣のダイとのあいだにはダイシングで切るためのスクライブラインがあります。ウエハの縁の数mmは膜厚や形状が安定しないため使わず(エッジエクスクルージョン)、その内側に完全に収まるダイだけが製品になります。このツールは格子の置き方を4通り試して最も多く取れる数を数えます。よく使われる概算式 DPW ≈ πr²/S − πd/√(2S)(S はスクライブ込みのダイ1個の面積、d は使える直径)は、縁で欠ける分を差し引いたもので、格子で数えた値よりやや少なめに出ます。
歩留まりモデルの違い
ダイ面積を A、欠陥密度を D₀ とすると、欠陥が完全にランダムに起きると仮定したポアソンモデルでは歩留まりは Y = e^(−A·D₀) です。実際の欠陥はウエハ上の一部に集中しやすく、同じ平均欠陥密度でも不良になるダイの数は少なくなります。これを取り入れたのがマーフィーモデル Y = ((1 − e^(−A·D₀)) / (A·D₀))² や、集中度 α を持つ負の二項モデル Y = (1 + A·D₀/α)^(−α) です。α が大きいほどポアソンモデルに近づき、小さいほど欠陥が集中していることを表します。
チップが大きいとコストが急に上がる理由
チップを大きくすると、1枚から取れるダイが面積に反比例して減るうえ、縁で欠けるダイの割合も増え、さらに1個あたりに欠陥が乗る確率も上がります。例えば300 mmウエハ、スクライブ100 µm、エッジ3 mm、D₀ = 0.1 個/cm² のとき、10 × 10 mm のチップは612個取れてポアソン歩留まり約90%、良品は約554個です。20 × 20 mm にすると148個・歩留まり約67%で良品は約99個に減り、ウエハ1枚10,000ドルなら良品1個あたり約18ドルから約101ドルへと、面積4倍でコストは約5.6倍になります。大きなチップを小さなチップレットに分ける設計が増えているのはこのためです。
使うときの注意
ここでの値は考え方を理解するための概算です。実際のダイ数は、露光ショットの並べ方、テスト用パターン(TEG)の場所、ノッチ付近の扱いなどで変わります。欠陥密度も工程の成熟度や層数、設計ルールによって大きく異なり、量産で安定した工程では0.1 個/cm² 前後、立ち上げ直後はその数倍になることがあります。歩留まりには欠陥によるもののほかに、特性のばらつきによるパラメトリックな不良もあり、ここでは含めていません。
ポアソンモデル Y = exp(−D × A) で、欠陥密度D = 0.1個/cm²、チップ面積A = 1 cm²のとき、歩留まりはおよそいくらか。
- A約50%
- B約90%
- C約99%
答えと解説を見る
正解：B. 約90%
D × A = 0.1 × 1 = 0.1 なので、Y = exp(−0.1) ≈ 0.905、つまり約90%です。D×Aが小さいときは、Y≈1−D×Aと近似でき、欠陥の平均個数がそのまま不良の割合になります。同じ欠陥密度でチップ面積が5 cm²になると、exp(−0.5) ≈ 61%まで下がります。約50%はD×A≈0.7、約99%はD×A≈0.01のときの値です。
よくある質問
300 mmウエハから10 mm角のチップは何個取れますか?
スクライブライン100 µm、エッジエクスクルージョン3 mm の場合、およそ600個です。エッジエクスクルージョンやスクライブ幅が変わると数は前後します。
ポアソンモデルと負の二項モデルはどちらを使えばよいですか?
欠陥の集中を考える負の二項モデルの方が実際の歩留まりに近いとされ、業界でもよく使われます。ポアソンモデルは式が簡単で、大きなチップでは歩留まりを低めに見積もる(安全側の)目安になります。
良品1個あたりのコストはどう計算しますか?
ウエハ1枚のコストを、1枚から取れる良品ダイの数(ダイ数 × 歩留まり)で割ります。実際の製品コストには、これにテスト・パッケージング・最終試験の費用と歩留まりが加わります。
関連する用語
半導体の計算ツール
露光の解像度・焦点深度の計算波長・NA・k1から、解像できる線幅と焦点深度、必要なパターン分割の回数を計算セットアップ・ホールドのタイミング計算クロック周期と遅延から、セットアップ・ホールドの余裕(スラック)と最大周波数を計算MOSFETの電流-電圧特性(ID–VDS)しきい値電圧やW/Lを変えて、ID–VDS特性と動作点(領域・ID・gm・ro)を確かめる問題セットを作る分野と問題数を選ぶだけで、授業や研修で配れるクイズのURLを発行接合温度(Tj)と熱抵抗の計算消費電力と熱抵抗から、チップの接合温度、最大接合温度までの余裕、使える最大電力を計算メモリ帯域幅の計算転送レートとバス幅から、DDR・LPDDR・GDDR・HBMのピーク帯域と実効帯域の目安を計算ADコンバータのSN比と有効ビット数(ENOB)分解能、クロックジッタ、オーバーサンプリングから、ADコンバータのSN比と有効ビット数を計算アムダールの法則と並列化の速度向上並列化できる割合とプロセッサ数から、アムダールの法則とグスタフソンの法則で速度向上率と並列効率を計算キャッシュのアドレス分割と平均メモリアクセス時間容量・ラインサイズ・連想度から、タグ・インデックス・オフセットのビット数と平均メモリアクセス時間を計算CMOS回路の消費電力(動的電力と静的電力)活動率・容量・電圧・周波数とリーク電流から、動的電力と静的電力、DVFSで電圧と周波数を下げたときの電力を計算PN接合の内蔵電位と空乏層幅不純物濃度と逆バイアス電圧から、PN接合の内蔵電位、空乏層幅、最大電界、接合容量を計算