한국어
메뉴

MOSFET의 문턱 전압

문턱 전압은 플랫밴드 전압, 표면을 강반전시키기 위한 전위 2φF, 공핍층 전하를 지탱하는 전압의 세 항의 합으로 정해집니다. 산화막 두께나 기판 농도를 바꾸면 어느 항이 얼마나 움직이는지 수치로 확인할 수 있습니다.

입력값

결과

문턱 전압 Vth
–
플랫밴드 전압 VFB
–
일함수 차 φms
–
페르미 전위 φF
–
공핍층 전하에 의한 성분 ±Qd/Cox
–
산화막 용량 Cox
–
최대 공핍층 폭 Wdmax
–
기판 바이어스 계수 γ
–

장채널, 균일한 기판 농도, 온도 300 K, 게이트 절연막은 SiO₂(비유전율 3.9), 기판은 실리콘(비유전율 11.7, 전자 친화도 4.05 eV, 밴드갭 1.12 eV, ni 1.0×10¹⁰ cm⁻³)으로 계산합니다. n⁺ 폴리 Si의 일함수는 전도대 끝(4.05 eV), p⁺ 폴리 Si는 가전자대 끝(5.17 eV)으로 봅니다. 폴리 Si 게이트의 공핍화, 양자 효과, 단채널 효과, 채널 주입에 의한 농도 분포는 고려하지 않습니다.

문턱 전압의 식

nMOS에서는 표면 전위가 2φF만큼 휘어 표면의 전자 밀도가 기판의 정공 밀도와 같아지는 '강반전'을 문턱 조건으로 합니다. 이때 Vth = VFB + 2φF + √(2qεsNA(2φF + VSB))/Cox입니다. φF = (kT/q)ln(NA/ni)는 페르미 전위, Cox = εox/tox는 단위 면적당 산화막 용량입니다. 플랫밴드 전압은 VFB = φms − Qf/Cox로, 게이트와 기판의 일함수 차 φms와 산화막 내 고정 전하 Qf로 정해집니다. pMOS에서는 부호가 반대가 되어 Vth = VFB + 2φF − √(2qεsND(2|φF| + |VSB|))/Cox (φF < 0)입니다.

전제 조건

장채널이고 게이트 아래의 기판 농도는 균일하다고 가정합니다. 실제 트랜지스터에서는 문턱 전압을 맞추기 위해 채널 표면에만 이온 주입(채널 주입)을 하므로 농도가 깊이 방향으로 분포합니다. 또한 게이트 길이가 짧으면 드레인 전계의 영향으로 Vth가 낮아지는 단채널 효과와 DIBL이 일어납니다. 산화막이 수 nm 이하가 되면 폴리 Si 게이트의 공핍화와 반전층의 양자 효과 때문에 실효 산화막 두께가 두껍게 보입니다. 이 계산기의 값은 각 파라미터가 Vth를 어느 방향으로 얼마나 움직이는지 보기 위한 교과서적인 기준값입니다.

계산 예

기본값인 nMOS, n⁺ 폴리 Si 게이트, tox = 5 nm, NA = 5×10¹⁷ cm⁻³, Qf/q = 10¹⁰ cm⁻²에서는 Cox ≈ 0.691 µF/cm², φF ≈ 0.458 V, φms ≈ −1.018 V, VFB ≈ −1.021 V, 공핍층 전하에 의한 성분 ≈ 0.565 V이므로 Vth ≈ −1.021 + 0.917 + 0.565 ≈ 0.461 V입니다. 산화막을 10 nm로 두껍게 하면 공핍층 항이 2배인 약 1.129 V가 되어 Vth는 약 1.02 V로 올라갑니다. 기판 농도를 10¹⁸ cm⁻³으로 하면 Vth ≈ 0.728 V, 기판 바이어스를 1 V 걸면 Vth ≈ 0.713 V입니다. 게이트를 p⁺ 폴리 Si로 하면 φms가 1.12 V 커져 Vth ≈ 1.58 V가 됩니다. CMOS에서 nMOS에 n⁺, pMOS에 p⁺ 폴리 Si를 쓰는 것은 양쪽 Vth의 절댓값을 작게 맞추기 위해서입니다.

사용한 값과 출처의 종류

실리콘과 SiO₂의 비유전율(11.7, 3.9), 실리콘의 전자 친화도(4.05 eV), 밴드갭(1.12 eV), 진성 캐리어 밀도(1.0×10¹⁰ cm⁻³)는 반도체 소자 교과서에서 쓰이는 대표적인 물성값입니다. 고정 전하의 기본값 10¹⁰ cm⁻²은 양질의 열산화막 기준으로 흔히 제시되는 자릿수입니다. 금속 게이트의 일함수는 재료, 결정면, 하지막에 따라 달라지므로 가지고 있는 자료의 값을 입력하십시오.

MOSFET 연습 문제

nMOSFET의 채널 영역(p형 기판)의 불순물 농도를 높이면 문턱 전압은 어떻게 됩니까?

  1. A높아진다
  2. B낮아진다
  3. C변하지 않는다
정답과 해설 보기

정답: A. 높아진다

기판의 불순물 농도가 높으면 표면을 반전시키기까지 공핍층에 포함된 억셉터 전하가 많아지고 페르미 전위 φF도 커지므로, 더 큰 게이트 전압이 필요해집니다. 그래서 문턱 전압이 높아집니다. 채널에 이온 주입으로 Vth를 조정하는 것은 이 성질의 이용입니다. 다만 고농도로 하면 이동도가 떨어지고 편차(도펀트 수의 요동)도 늘어나므로, FinFET이나 GAA에서는 채널을 거의 무도핑으로 하고 일함수로 Vth를 정합니다.

다른 조건을 바꾸지 않고 게이트 절연막을 두껍게 하면, nMOSFET의 문턱 전압의 크기는 일반적으로 어떻게 됩니까?

  1. A0이 된다
  2. B커진다
  3. C작아진다
정답과 해설 보기

정답: B. 커진다

게이트 절연막을 두껍게 하면 Cox가 작아져 같은 공핍층 전하를 지탱하는 데 필요한 게이트 전압이 늘어나므로, 문턱 전압의 크기는 커집니다(Vth = VFB + 2φF + Qd/Cox의 제3항이 증가). 같은 칩 안에서도 코어 회로에는 얇은 막, 1.8 V나 3.3 V의 입출력 회로에는 두꺼운 막의 트랜지스터를 구분하여 사용합니다(듀얼 게이트 산화막). 두꺼운 막의 트랜지스터는 내압이 높은 대신 느리고 Vth도 높은 편입니다.

n채널 MOSFET에서 소스에 대해 기판(바디)에 음의 전압을 가하면(기판 바이어스를 가하면) 문턱 전압은 어떻게 됩니까?

  1. A상승한다
  2. B저하된다
  3. C변하지 않는다
정답과 해설 보기

정답: A. 상승한다

소스와 기판 사이에 역바이어스를 가하면 게이트 아래 공핍층이 넓어지고 공핍층의 전하가 늘어나므로, 이를 상쇄하기 위해 더 큰 게이트 전압이 필요해집니다. 그래서 문턱 전압이 올라갑니다(기판 바이어스 효과, 바디 효과). 직렬로 연결한 트랜지스터의 위쪽에서는 소스 전위가 올라가므로 이 효과로 Vth가 올라가 느려집니다. 반대로 이 성질을 이용해 기판 전압으로 Vth를 조정하여 누설을 줄이는 기법도 있습니다.

MOS 구조의 플랫밴드 전압의 설명으로 올바른 것은 무엇입니까?

  1. A채널이 강반전될 때의 게이트 전압
  2. B게이트 절연막이 파괴될 때의 게이트 전압
  3. C반도체 표면에서 밴드가 휘지 않는(평평해지는) 때의 게이트 전압
정답과 해설 보기

정답: C. 반도체 표면에서 밴드가 휘지 않는(평평해지는) 때의 게이트 전압

플랫밴드 전압 VFB는 반도체 표면의 밴드가 휘지 않고 평평해지는 게이트 전압으로, VFB = φms − Qox/Cox(일함수 차와 절연막 속·계면의 전하)로 정해집니다. 문턱 전압은 VFB에 반전에 필요한 2φF와 공핍층 전하에 의한 전압을 더한 것입니다. C-V 측정으로 VFB의 어긋남을 보면 절연막 속 전하나 오염(Na 이온 등)을 평가할 수 있어, 공정 관리의 중요한 지표가 됩니다.

자주 묻는 질문

게이트 산화막을 얇게 하면 문턱 전압은 어떻게 됩니까?

nMOS에서는 공핍층 전하 항 Qd/Cox가 tox에 비례해 작아지므로 Vth가 낮아집니다. 기본값에서 tox를 5 nm에서 2.5 nm로 하면 Vth는 약 0.461 V에서 약 0.179 V가 됩니다. 그래서 미세화로 산화막을 얇게 할 때는 기판 농도를 높이거나 게이트 일함수를 바꿔 Vth를 다시 맞춥니다.

기판 바이어스를 걸면 문턱 전압이 올라가는 이유는 무엇입니까?

소스에 대해 기판을 역바이어스하면 공핍층이 넓어져, 게이트가 지탱해야 하는 공핍층 전하가 늘어나기 때문입니다. 변화량은 ΔVth = γ(√(2φF + VSB) − √(2φF))이며, 기본값(γ ≈ 0.59 V^½)에서는 VSB = 1 V일 때 약 0.25 V 올라갑니다. 이를 기판 바이어스 효과(바디 효과)라고 합니다.

High-k/메탈 게이트 트랜지스터에도 쓸 수 있습니까?

기준값으로는 쓸 수 있습니다. 산화막 두께 칸에 EOT(SiO₂로 환산한 등가 산화막 두께)를 넣고, 게이트를 '금속'으로 하여 실효 일함수를 입력하십시오. 다만 High-k막 내 전하나 계면 쌍극자로 문턱 전압이 어긋나고, 실제 미세 트랜지스터는 FinFET이나 GAA의 입체 구조이므로 이 식의 값과는 차이가 납니다.

관련 용어

문턱 전압 플랫밴드 전압(flat-band voltage) 일함수(work function) 기판 바이어스 효과 반전층 High-k/메탈 게이트 EOT(등가 산화막 두께)

관련 도해

관련 비교

반도체 계산 도구

웨이퍼당 다이 수 및 수율 계산기웨이퍼 지름·다이 크기·결함 밀도로 다이 수, 수율, 양품 1개당 비용을 계산노광 해상도 및 초점 심도 계산기파장, NA, k1로 해상도(하프 피치), 초점 심도, 피치 분할 수 계산셋업·홀드 타이밍 계산기플립플롭 간 경로의 셋업·홀드 슬랙과 최대 클럭 주파수MOSFET I-V 특성 (ID–VDS)Vth, W/L, λ를 바꿔 ID–VDS 곡선과 동작점(영역, ID, gm, ro)을 확인합니다퀴즈 세트 만들기주제와 문항 수를 고르면 수업과 교육에 공유할 수 있는 퀴즈 링크를 만들어 드립니다접합 온도 및 열저항 계산기소비 전력과 열저항으로 접합 온도, Tj(max)까지의 여유, 최대 전력 계산메모리 대역폭 계산기전송 속도와 버스 폭으로 DDR, LPDDR, GDDR, HBM의 피크 및 실효 대역폭 계산ADC SNR과 유효 비트 수(ENOB)분해능, 클럭 지터, 오버샘플링으로 ADC의 SNR과 유효 비트 수 계산암달의 법칙과 병렬 속도 향상병렬화 비율과 프로세서 수로 암달의 법칙과 구스타프슨의 법칙에 따른 속도 향상률과 병렬 효율 계산캐시 주소 분할과 평균 메모리 접근 시간캐시 크기, 라인 크기, 연관도로 태그·인덱스·오프셋 비트 수와 평균 메모리 접근 시간 계산CMOS 소비 전력 (동적·정적)활동률, 용량, 전압, 주파수, 누설 전류로 동적·정적 소비 전력과 DVFS 적용 후 전력 계산PN 접합의 내장 전위와 공핍층 폭도핑 농도와 역방향 바이어스로 PN 접합의 내장 전위, 공핍층 폭, 최대 전계, 접합 용량 계산열산화막 두께 (Deal-Grove 모델)온도, 시간, 건식·습식 분위기, 면방위로 Deal-Grove 모델에 따른 실리콘 산화막 두께와 소비되는 실리콘 계산칩 내부 배선의 RC 지연금속, 폭, 두께, 간격, 유전율, 길이로 배선 저항과 커패시턴스, 분포 RC 지연, 드라이버와 부하를 포함한 지연 계산위상 잡음에서 RMS 지터로의 변환dBc/Hz 단위의 위상 잡음 프로파일을 적분해 클록의 RMS 위상 오차와 RMS 지터 계산PDN 목표 임피던스와 디커플링 커패시터전원 전압, 허용 리플, 전류 변화로 목표 임피던스를 구하고 디커플링 커패시터의 자기 공진 주파수와 유효 대역 계산실리콘의 비저항과 불순물 농도 환산실리콘의 비저항과 불순물 농도(n형·p형)를 서로 환산하고 이동도도 표시밴드갭과 발광 파장 환산밴드갭(eV)과 발광 파장(nm)을 서로 환산. Si·GaAs·GaN 등 대표 재료 프리셋 제공진성 캐리어 밀도의 온도 의존성Si·Ge·GaAs의 진성 캐리어 밀도 ni를 온도로 계산. 불순물 농도를 넣으면 진성화 온도도 확인