Die Schwellenspannung ist die Summe aus drei Anteilen: der Flachbandspannung, dem Potenzial 2φF für starke Inversion an der Oberfläche und der Spannung, die die Ladung der Raumladungszone trägt. Ändern Sie Oxiddicke oder Substratdotierung und sehen Sie in Zahlen, welcher Anteil sich wie stark verschiebt.
Ihre Eingaben stehen in der URL dieser Seite. Ein Lesezeichen oder ein geteilter Link öffnet also dieselbe Berechnung. Favoriten und zuletzt verwendete Rechner werden nur in diesem Browser (localStorage) gespeichert.
Ergebnisse
Schwellenspannung Vth
–
Flachbandspannung VFB
–
Austrittsarbeitsdifferenz φms
–
Fermi-Potenzial φF
–
Anteil der Raumladung ±Qd/Cox
–
Oxidkapazität Cox
–
Maximale Weite der Raumladungszone Wdmax
–
Substratsteuerfaktor γ
–
Berechnet für einen Langkanal-Transistor mit homogener Substratdotierung bei 300 K, Gateisolator SiO₂ (Permittivitätszahl 3,9) und Siliziumsubstrat (Permittivitätszahl 11,7, Elektronenaffinität 4,05 eV, Bandlücke 1,12 eV, ni 1,0×10¹⁰ cm⁻³). Die Austrittsarbeit von n⁺-Poly-Si wird mit der Leitungsbandkante (4,05 eV), die von p⁺-Poly-Si mit der Valenzbandkante (5,17 eV) gleichgesetzt. Verarmung im Poly-Si-Gate, Quanteneffekte, Kurzkanaleffekte und das Dotierprofil einer Kanalimplantation sind nicht berücksichtigt.
Als Diagramm ansehen
Die übrigen Eingaben bleiben auf ihren aktuellen Werten, während die gewählte Eingabe zwischen dem 1/4- und 4-Fachen ihres aktuellen Werts variiert. Der rote Punkt ist der aktuelle Wert.
Formel für die Schwellenspannung
Beim nMOS gilt als Schwellenbedingung die „starke Inversion“: Das Oberflächenpotenzial ist um 2φF verbogen, sodass die Elektronendichte an der Oberfläche der Löcherdichte im Substrat entspricht. Dann gilt Vth = VFB + 2φF + √(2qεsNA(2φF + VSB))/Cox. Dabei ist φF = (kT/q)ln(NA/ni) das Fermi-Potenzial und Cox = εox/tox die Oxidkapazität pro Fläche. Die Flachbandspannung VFB = φms − Qf/Cox wird durch die Austrittsarbeitsdifferenz φms zwischen Gate und Substrat sowie die feste Ladung Qf im Oxid bestimmt. Beim pMOS kehren sich die Vorzeichen um: Vth = VFB + 2φF − √(2qεsND(2|φF| + |VSB|))/Cox (φF < 0).
Annahmen
Angenommen werden ein langer Kanal und eine homogene Substratdotierung unter dem Gate. In realen Transistoren wird zur Einstellung der Schwellenspannung nur die Kanaloberfläche implantiert (Kanalimplantation), sodass die Dotierung über die Tiefe verteilt ist. Bei kurzen Gatelängen senkt außerdem das Drainfeld die Schwellenspannung (Kurzkanaleffekt und DIBL). Bei Oxiden von wenigen nm oder dünner lassen die Verarmung im Poly-Si-Gate und Quanteneffekte in der Inversionsschicht das effektive Oxid dicker erscheinen. Die Werte dieses Rechners sind lehrbuchmäßige Richtwerte, die zeigen, in welche Richtung und wie stark jeder Parameter Vth verschiebt.
Rechenbeispiel
Mit den Standardwerten nMOS, n⁺-Poly-Si-Gate, tox = 5 nm, NA = 5×10¹⁷ cm⁻³ und Qf/q = 10¹⁰ cm⁻² ergeben sich Cox ≈ 0,691 µF/cm², φF ≈ 0,458 V, φms ≈ −1,018 V, VFB ≈ −1,021 V und ein Raumladungsanteil von ≈ 0,565 V, also Vth ≈ −1,021 + 0,917 + 0,565 ≈ 0,461 V. Verdickt man das Oxid auf 10 nm, verdoppelt sich der Raumladungsanteil auf etwa 1,129 V, und Vth steigt auf etwa 1,02 V. Mit einer Substratdotierung von 10¹⁸ cm⁻³ wird Vth ≈ 0,728 V, mit 1 V Substratvorspannung Vth ≈ 0,713 V. Mit einem p⁺-Poly-Si-Gate steigt φms um 1,12 V, und es ergibt sich Vth ≈ 1,58 V. In CMOS erhält der nMOS deshalb n⁺- und der pMOS p⁺-Poly-Si, damit die Beträge beider Schwellenspannungen klein und ähnlich sind.
Verwendete Werte und Art der Quellen
Die Permittivitätszahlen von Silizium und SiO₂ (11,7 und 3,9), die Elektronenaffinität von Silizium (4,05 eV), seine Bandlücke (1,12 eV) und die intrinsische Ladungsträgerdichte (1,0×10¹⁰ cm⁻³) sind typische Materialwerte aus Lehrbüchern über Halbleiterbauelemente. Der Standardwert der festen Ladung, 10¹⁰ cm⁻², ist die Größenordnung, die häufig als Richtwert für hochwertiges thermisches Oxid genannt wird. Die Austrittsarbeit von Metallgates hängt von Material, Kristallorientierung und darunterliegenden Schichten ab; tragen Sie daher den Wert aus Ihren eigenen Unterlagen ein.
Bei höherer Substratdotierung enthält die Verarmungszone bis zur Inversion der Oberfläche mehr Akzeptorladung, und auch das Fermi-Potenzial φF wird größer; es ist daher eine höhere Gate-Spannung nötig. Die Schwellenspannung wird somit höher. Die Einstellung von Vth durch Ionenimplantation in den Kanal nutzt diese Eigenschaft. Bei hoher Dotierung sinkt jedoch die Beweglichkeit, und die Streuung (Schwankung der Dotierstoffzahl) nimmt zu; bei FinFET und GAA wird der Kanal daher nahezu undotiert gelassen und Vth über die Austrittsarbeit festgelegt.
Wird der Gateisolator dicker, sinkt Cox, und die zur Unterstützung derselben Verarmungsladung nötige Gate-Spannung steigt; der Betrag der Schwellenspannung wird somit größer (der dritte Term von Vth = VFB + 2φF + Qd/Cox nimmt zu). Auch auf demselben Chip werden Transistoren mit dünnem Isolator für Kernschaltungen und mit dickem Isolator für Ein-/Ausgangsschaltungen mit 1,8 V oder 3,3 V verwendet (Dual-Gate-Oxid). Transistoren mit dickem Isolator haben eine höhere Spannungsfestigkeit, sind aber langsamer und haben ein höheres Vth.
Wird zwischen Source und Substrat eine Sperrspannung angelegt, weitet sich die Verarmungszone unter dem Gate auf, die Ladung in der Verarmungszone nimmt zu, und zu deren Kompensation ist eine höhere Gate-Spannung nötig. Die Schwellenspannung steigt daher (Substratsteuereffekt, Body-Effekt). Beim oberen Transistor einer Reihenschaltung steigt das Source-Potenzial, wodurch Vth zunimmt und der Transistor langsamer wird. Umgekehrt gibt es auch Verfahren, die diese Eigenschaft nutzen, um Vth über die Substratspannung einzustellen und Leckströme zu verringern.
ADie Gate-Spannung, bei der der Kanal in starke Inversion geht
BDie Gate-Spannung, bei der der Gateisolator durchbricht
CDie Gate-Spannung, bei der die Bänder an der Halbleiteroberfläche nicht gekrümmt sind (flach werden)
Antwort und Erläuterung anzeigen
Antwort: C. Die Gate-Spannung, bei der die Bänder an der Halbleiteroberfläche nicht gekrümmt sind (flach werden)
Die Flachbandspannung VFB ist die Gate-Spannung, bei der die Bänder an der Halbleiteroberfläche nicht gekrümmt, sondern flach sind, und wird durch VFB = φms − Qox/Cox (Austrittsarbeitsdifferenz sowie Ladungen im Isolator und an der Grenzfläche) bestimmt. Die Schwellenspannung ergibt sich aus VFB plus den für die Inversion nötigen 2φF und der Spannung durch die Verarmungsladung. Anhand der Verschiebung von VFB bei der C-V-Messung lassen sich Ladungen im Isolator und Verunreinigungen (z. B. Na-Ionen) bewerten; sie ist eine wichtige Kenngröße der Prozesskontrolle.
Häufige Fragen
Wie ändert sich die Schwellenspannung, wenn das Gateoxid dünner wird?
Beim nMOS nimmt der Raumladungsanteil Qd/Cox proportional zu tox ab, also sinkt Vth. Verringert man mit den Standardwerten tox von 5 nm auf 2,5 nm, fällt Vth von etwa 0,461 V auf etwa 0,179 V. Wird das Oxid bei der Skalierung dünner, stellt man Vth deshalb durch eine höhere Substratdotierung oder eine andere Austrittsarbeit des Gates neu ein.
Warum steigt die Schwellenspannung mit einer Substratvorspannung?
Wird das Substrat gegenüber der Source in Sperrrichtung gepolt, weitet sich die Raumladungszone, und das Gate muss mehr Raumladung tragen. Die Änderung beträgt ΔVth = γ(√(2φF + VSB) − √(2φF)); mit den Standardwerten (γ ≈ 0,59 V^½) steigt Vth bei VSB = 1 V um etwa 0,25 V. Man spricht vom Substratsteuereffekt (Body-Effekt).
Gilt der Rechner auch für High-k/Metal-Gate-Transistoren?
Als Richtwert ja. Tragen Sie als Oxiddicke die EOT (äquivalente Oxiddicke, auf SiO₂ umgerechnet) ein, wählen Sie als Gate „Metall“ und geben Sie die effektive Austrittsarbeit ein. Ladungen in der High-k-Schicht und Dipole an der Grenzfläche verschieben jedoch die Schwellenspannung, und reale stark miniaturisierte Transistoren haben dreidimensionale Strukturen wie FinFET oder GAA, sodass sich Abweichungen vom Wert dieser Formel ergeben.
