Nederlands
Menu

SRAM en flashgeheugen

Controleer met meerkeuzevragen de 6-transistor-SRAM-cel, het verschil tussen NAND- en NOR-flash en SLC/MLC/TLC.

Oefen 10 vragenWillekeurige vragen uit dit onderwerp · ongeveer 5 minuten Dit onderwerp oefenenAlle vragen over dit onderwerp in willekeurige volgorde Zwakke vragenAlleen de laatst fout beantwoorde vragen opnieuw oefenen

SRAM en flashgeheugen: kernpunten

SRAM is een geheugen dat gegevens vasthoudt in een latch van twee kruislings gekoppelde inverters. Het is snel en heeft geen refresh nodig. Het wordt gebruikt in onder meer CPU-cachegeheugen, maar neemt per bit meer oppervlak in beslag.

Flashgeheugen is niet-vluchtig geheugen dat zijn gegevens ook zonder spanning behoudt. Er bestaan NAND-flash, geschikt voor opslag met grote capaciteit, en NOR-flash, met snel willekeurig uitlezen. Het opslaan van meerdere bits per cel (multi-level) is volop in ontwikkeling.

Alle vragen over SRAM en flashgeheugen (50)
  1. Wat is de juiste opbouw van een gebruikelijke SRAM-cel met zes transistors?
  2. Welke uitspraak over de kenmerken van NAND-flashgeheugen ten opzichte van NOR is juist?
  3. Hoe heet de methode waarbij in flashgeheugen 3 bits aan informatie in één geheugencel worden opgeslagen?
  4. Wat is het juiste principe van schrijven en wissen van gegevens in flashgeheugen?
  5. Welke uitspraak over 3D-NAND-flashgeheugen is juist?
  6. Wat is de belangrijkste reden dat er een bovengrens is aan het aantal keren dat flashgeheugen kan worden herschreven?
  7. Wat is het juiste doel van wear leveling zoals gebruikt in onder meer SSD’s?
  8. Wat is de juiste eenheid waarin gegevens in NAND-flashgeheugen worden gewist?
  9. Welke uitspraak over de eigenschappen van SRAM is juist?
  10. Welk materiaal wordt gewoonlijk gebruikt voor de laag die de lading opslaat in de ladingvangende (charge trap) cellen die veel in 3D-NAND worden gebruikt?
  11. Onder welke omstandigheid verslechtert het gegevensbehoud (retentie) van flashgeheugen gemakkelijk?
  12. Wat is de meest geschikte reden dat de celoppervlakte van SRAM in recente geavanceerde processen moeilijker kleiner wordt dan die van logica?
  13. Welke techniek wordt in de controller van NAND-flash gebruikt om de toename van leesfouten door multi-levelopslag op te vangen?
  14. Wat is het representatieve gebruik van NOR-flashgeheugen?
  15. Welke uitspraak over garbage collection in SSD’s is juist?
  16. Hoe heet de bewerking waarbij bij het lezen van SRAM de bitlijnen vooraf worden opgeladen tot bijvoorbeeld de voedingsspanning?
  17. Welke methode van elektroneninjectie wordt hoofdzakelijk gebruikt voor het schrijven (programmeren) van NAND-flashgeheugen?
  18. Hoe heet het verschijnsel in NAND-flash waarbij, als hetzelfde blok vele malen wordt gelezen, de drempelspanning van niet-gelezen cellen geleidelijk verandert?
  19. Hoeveel toestanden van de drempelspanning moet één cel van QLC-NAND-flashgeheugen (4 bits per cel) onderscheiden?
  20. Wat is het belangrijkste doel van het mechanisme bij TLC- en QLC-SSD’s waarbij een deel van het gebied als SLC wordt gebruikt om schrijfbewerkingen tijdelijk op te vangen?
  21. Welk probleem treedt gemakkelijk op wanneer de voedingsspanning van SRAM wordt verlaagd?
  22. Wat is het juiste voordeel van de 8T-SRAM-cel, waarbij aan de 6T-SRAM transistors alleen voor lezen zijn toegevoegd?
  23. Wat gebeurt er met de drempelspanning van de cel wanneer bij het wissen van flashgeheugen elektronen uit bijvoorbeeld de floating gate worden getrokken?
  24. Welke waarde ligt het dichtst bij het aantal gestapelde lagen van 3D-NAND in de laatste jaren?
  25. Wat is de juiste rol van de selectietransistors aan beide uiteinden van de in serie geschakelde geheugencellen in NAND-flash?
  26. Bij het schrijven naar een SRAM-cel wordt een van de bitlijnen naar 0 V getrokken om de toestand van de cel om te keren. Welke eis wordt hierbij aan de toegangstransistor gesteld?
  27. Welke methode in NAND-flash schrijft door herhaaldelijk schrijfpulsen met geleidelijk verhoogde spanning toe te passen en telkens de drempelspanning te controleren?
  28. Welk commando wordt gebruikt om de SSD op de hoogte te brengen van door het besturingssysteem verwijderde bestandsruimte, zodat garbage collection efficiënter wordt?
  29. Welk niet-vluchtig geheugen wordt al geruime tijd samen met de logica op dezelfde chip van een microcontroller geïntegreerd om het programma op te slaan?
  30. Welke volgorde van SLC, MLC en TLC op aantal herschrijfbare keren (van veel naar weinig) is juist?
  31. Welke uitspraak over de eigenschappen van flashgeheugen is juist?
  32. Welk geheugen wordt hoofdzakelijk gebruikt in USB-sticks en SD-kaarten?
  33. Hoeveel bits slaat een flashgeheugen van het type SLC (Single-Level Cell) op in één cel?
  34. Welke uitspraak over de kenmerken van SSD’s ten opzichte van HDD’s (harde schijven) is juist?
  35. Wat is het meest geschikte hoofdgebruik van SRAM?
  36. Wat is nodig wanneer in NAND-flashgeheugen nieuwe gegevens worden geschreven naar een pagina waar al gegevens op staan?
  37. Welke uitspraak over het verschil tussen EEPROM en flashgeheugen is juist?
  38. Welke uitspraak over de statische ruismarge (SNM), die de stabiliteit van een SRAM-cel weergeeft, is juist?
  39. Welke waarde ligt het dichtst bij het aantal keren dat NAND-flashgeheugen van het type SLC kan worden herschreven?
  40. Welke uitspraak over het “beheer van defecte blokken” van NAND-flash is juist?
  41. Welke uitspraak over “over-provisioning” van SSD’s is juist?
  42. Welke uitspraak over “write amplification” (schrijfversterking) van SSD’s is juist?
  43. Wat is de basiseenheid waarin gegevens in NAND-flashgeheugen worden gelezen en geschreven (geprogrammeerd)?
  44. Welke interfacestandaard op basis van PCI Express wordt veel gebruikt voor de verbinding tussen snelle SSD’s en de host?
  45. Welke uitspraak over de “data-retentiespanning” die de ondergrens bepaalt wanneer in SRAM tijdens standby de voedingsspanning wordt verlaagd om de lekstroom te verminderen, is juist?
  46. Welk ontwerp is juist om bij een 6T-SRAM-cel te voorkomen dat de inhoud van de cel bij het lezen omslaat (leesverstoring)?
  47. Welk voorbeeld van “schrijfondersteuning” (write assist) om schrijffouten van SRAM bij lage spanning te voorkomen is juist?
  48. Wat is de juiste reden dat bij multi-level-NAND-flash (MLC of TLC) de bitpatronen die aan naburige toestanden van de drempelspanning worden toegewezen zo worden gekozen dat ze slechts in 1 bit verschillen?
  49. Hoe heet de structuur in 3D-NAND waarvan de uiteinden trapsgewijs zijn bewerkt om de wordlijnen van elke gestapelde laag te kunnen verbinden?
  50. Wat is het belangrijkste voordeel van de structuur in 3D-NAND waarbij perifere schakelingen zoals sense-versterkers onder de geheugencelarray worden geplaatst (zoals CMOS under Array)?

Vergelijkingen bij dit onderwerp

Andere onderwerpen in Componenten