Nederlands
Menu

SRAM en flashgeheugen

Hoeveel toestanden van de drempelspanning moet één cel van QLC-NAND-flashgeheugen (4 bits per cel) onderscheiden?

  1. A4
  2. B8
  3. C16
Antwoord en toelichting tonen

Antwoord: C. 16

Om N bits in één cel op te slaan, moeten 2ᴺ toestanden van de drempelspanning worden onderscheiden, bij QLC dus 2⁴ = 16 toestanden. Omdat het bruikbare bereik van de drempelspanning (enkele volt) vrijwel gelijk is, wordt de afstand tussen toestanden een factor van ruim tien kleiner dan bij SLC en is fijnere regeling bij het schrijven nodig. Daarom is QLC trager bij schrijven en minder duurzaam, maar goedkoper per capaciteit, en wordt het gebruikt in datacenters met veel leesbewerkingen en in SSD’s met grote capaciteit.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over SRAM en flashgeheugen

  1. Wat is het belangrijkste doel van het mechanisme bij TLC- en QLC-SSD’s waarbij een deel van het gebied als SLC wordt gebruikt om schrijfbewerkingen tijdelijk op te vangen?
  2. Welk probleem treedt gemakkelijk op wanneer de voedingsspanning van SRAM wordt verlaagd?
  3. Wat is het juiste voordeel van de 8T-SRAM-cel, waarbij aan de 6T-SRAM transistors alleen voor lezen zijn toegevoegd?
  4. Wat gebeurt er met de drempelspanning van de cel wanneer bij het wissen van flashgeheugen elektronen uit bijvoorbeeld de floating gate worden getrokken?
  5. Welke waarde ligt het dichtst bij het aantal gestapelde lagen van 3D-NAND in de laatste jaren?

Vergelijkingen bij dit onderwerp