Nederlands
Menu

SRAM en flashgeheugen

Welke uitspraak over de “data-retentiespanning” die de ondergrens bepaalt wanneer in SRAM tijdens standby de voedingsspanning wordt verlaagd om de lekstroom te verminderen, is juist?

  1. ADe laagste voedingsspanning waarbij de cel zonder lezen of schrijven zijn inhoud niet verliest
  2. BDe maximale spanning die nodig is voor lezen
  3. CDe spanning die nodig is voor schrijven
Antwoord en toelichting tonen

Antwoord: A. De laagste voedingsspanning waarbij de cel zonder lezen of schrijven zijn inhoud niet verliest

Een SRAM-cel kan in de standby-toestand, zonder lezen of schrijven, gegevens ook bij een lagere spanning dan de normale werkspanning behouden. De laagste spanning waarbij de gegevens niet verloren gaan, is de data-retentiespanning (DRV), gewoonlijk enkele honderden mV. Wordt tijdens standby tot iets boven deze spanning verlaagd, dan neemt de lekstroom sterk af met de spanning en kan het standby-vermogen tot een fractie worden teruggebracht. Het wordt in onder meer smartphone-SoC’s gebruikt om de inhoud van de cache tijdens slaap te behouden.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over SRAM en flashgeheugen

  1. Welk ontwerp is juist om bij een 6T-SRAM-cel te voorkomen dat de inhoud van de cel bij het lezen omslaat (leesverstoring)?
  2. Welk voorbeeld van “schrijfondersteuning” (write assist) om schrijffouten van SRAM bij lage spanning te voorkomen is juist?
  3. Wat is de juiste reden dat bij multi-level-NAND-flash (MLC of TLC) de bitpatronen die aan naburige toestanden van de drempelspanning worden toegewezen zo worden gekozen dat ze slechts in 1 bit verschillen?
  4. Hoe heet de structuur in 3D-NAND waarvan de uiteinden trapsgewijs zijn bewerkt om de wordlijnen van elke gestapelde laag te kunnen verbinden?
  5. Wat is het belangrijkste voordeel van de structuur in 3D-NAND waarbij perifere schakelingen zoals sense-versterkers onder de geheugencelarray worden geplaatst (zoals CMOS under Array)?

Vergelijkingen bij dit onderwerp